特許
J-GLOBAL ID:200903092404080609

フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-003021
公開番号(公開出願番号):特開2000-208901
出願日: 2000年01月11日
公開日(公表日): 2000年07月28日
要約:
【要約】【課題】 本発明は、フレキシブル基板の両面に形成された回路素子間に適切なアライメントが保たれた導電性バイアを作成する方法の提供を目的とする。【解決手段】 本発明によれば、フレキシブル膜の両面に銅層が設けられ、両面の銅層にフォトレジスト層が塗布され、一方の銅層及び基板を通る閉じたバイアがレーザー穿孔され、フォトレジスト層がパターニング(露光)され、導電性材料でバイアを充填するためめっき処理が行われ、次に、レジストが現像され、銅表面上のライン及びパッド構造体がめっきされ、最後にフォトレジスト層が除去される。レーザー穿孔の前に露光してもよく、或いは、閉じたバイアの代わりにスルーホールを穿孔してもよいが、露光プロセスとレーザー穿孔プロセスの間に基板の寸法に影響を与えるプロセスは介在しない。
請求項(抜粋):
導電層が両面に設けられた誘電性基板からフレキシブル回路基板を製造する方法であって、上記誘電性基板の一方の面に設けられた第1の導電層にフォトレジスト層を形成する工程と、上記フォトレジスト層、上記第1の導電層、及び、上記誘電性基板を通るアパーチャを形成する第1工程、化学線のパターンで上記フォトレジスト層を露光する第2工程、並びに、上記アパーチャ内に導電性材料のバイアを形成する第3工程を行う工程と、上記第1の導電層の一部分を露出させるため上記露光されたフォトレジスト層を現像する工程と、上記現像されたフォトレジスト層をマスクとして用いて、上記第1の導電性層に上記バイアと連結された少なくとも1本の導電性トレースを画成する工程と、上記フォトレジスト層を除去する工程とを有し、上記第1工程、上記第2工程、並びに、上記第3工程を行う工程において、上記第1工程が上記第3工程よりも先に行われることを特徴とする方法。

前のページに戻る