特許

J-GLOBAL ID：200903092407436013

半導体記憶装置

発明者： 増田 真一 ,  大河原 良平
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-200192
公開番号（公開出願番号）：特開平10-050061
出願日： 1996年07月30日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】 書き込みデータを優先して確実に読み出すことができる半導体記憶装置を得る。【解決手段】 同一アドレス検出部ADは読み出しアドレスRAと書き込みアドレスWAとが一致し、かつ読み出しコラム信号RCと書き込みコラム信号WCとが一致した場合にのみ“H”となる一致検出信号ADOをバイパス部S1に出力する。バイパス部S1のトランジスタQ1は書き込みビット線WB1と読み出しビット線RB1との間に介挿され、トランジスタQ2は反転書き込みビット線WBB1と反転読み出しビット線RBB1との間に介挿され、トランジスタQ3は書き込みビット線WB2と読み出しビット線RB2との間に介挿され、トランジスタQ4は反転書き込みビット線WBB2と反転読み出しビット線RBB2との間に介挿され、トランジスタQ1〜Q4のゲートは共通に一致検出信号ADOを受ける。

請求項（抜粋）：

マトリクス状に配置され、それぞれが記憶ノードを有する複数のメモリセルと、前記複数のメモリセルに対して列単位に設けられる複数の書き込み及び読み出しビット線と、前記複数のメモリセルに対して行単位に設けられる複数の書き込み及び読み出しワード線とを備え、前記複数のメモリセルはそれぞれ前記複数の書き込みワード線のうち対応行のワード線が活性状態のとき、自身の前記記憶ノードが対応列の前記書き込みビット線にそれぞれ電気的に接続され、前記複数の読み出しワード線のうち対応行のワード線が活性状態のとき、自身の前記記憶ノードが対応列の前記読み出しビット線にそれぞれ電気的に接続され、書き込み行アドレスに基づき前記複数の書き込みワード線のうち一の書き込みワード線を活性状態にする書き込みワード線選択手段と、読み出し行アドレスに基づき前記複数の読み出しワード線のうち一の読み出しワード線を活性状態にする読み出しワード線選択手段と、書き込み列アドレスに基づき前記複数の書き込みビット線のうち一の書き込みビット線を書き込み信号線に電気的に接続する書き込みビット線選択手段と、読み出し列アドレスに基づき前記複数の読み出しビット線のうち一の読み出しビット線を読み出し信号線に電気的に接続する読み出しビット線選択手段と、書き込み時に入力データに基づく信号値を前記書き込み信号線に与える書き込み手段と、読み出し時に前記読み出し信号線の信号値に基づき出力データを外部に出力する読み出し手段と、前記書き込み行アドレス、前記読み出し行アドレス、前記書き込み列アドレス及び前記読み出し列アドレスに基づき、書き込みアドレスと読み出しアドレスとが完全一致しているか否かを検出する同一アドレス検出手段と、前記同一アドレス検出手段が完全一致を指示するとき、前記複数の書き込みビット線と前記複数の読み出しビット線との間を、対応する列同士で電気的に接続してバイパスするバイパス手段とをさらに備える、半導体記憶装置。