特許
J-GLOBAL ID：200903092441864210
半導体装置のゲート製造方法及び半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-029614
公開番号（公開出願番号）：特開平7-240528
出願日： 1994年02月28日
公開日（公表日）： 1995年09月12日
要約：
【要約】【目的】 リセスエッチングの制御を容易にして歩留を向上させたデュアルゲート型半導体装置のゲート製造方法を提供する。【構成】 デュアルゲートを構成する初段及び後段ゲート電極の形成領域となる第1及び第2の開口部を半導体基板上にそれぞれ形成するゲート領域形成工程と、前記第1の開口部に露出した半導体基板表面に対してソース電極-ドレイン電極間電流を合わせ込むためのリセスエッチングを行うリセスエッチング工程と、前記リセスエッチング工程後の前記第1及び第2の開口部におけるリセスエッチング面及び半導体基板表面に金属を接合させて前記初段及び後段ゲート電極をそれぞれ形成する電極金属形成工程とを有するものである。
請求項（抜粋）：
デュアルゲートを構成する初段及び後段ゲート電極の形成領域となる第1及び第2の開口部を半導体基板上にそれぞれ形成するゲート領域形成工程と、前記第1及び第2の開口部に露出した半導体基板表面に対してそれぞれリセスエッチングを行うリセスエッチング工程と、該リセスエッチング工程後のリセスエッチング面に金属を接合させて前記初段及び後段ゲート電極を形成する電極金属形成工程とを有する半導体装置のゲート製造方法において、前記リセスエッチング工程は、前記初段ゲート電極用の第1の開口部に対してソース電極-ドレイン電極間電流を合わせ込むためのリセスエッチングを行うと共に、前記後段ゲート電極用の第2の開口部に対しては、そのリセスエッチングの深さが前記第1の開口部におけるリセスエッチングの深さよりも深くなるようにしたことを特徴とする半導体装置のゲート製造方法。
IPC (4件)：
H01L 29/80
, H01L 29/778
, H01L 21/338
, H01L 29/812
H01L 29/80 W
, H01L 29/80 H
