特許

J-GLOBAL ID：200903092450466058

遅延回路

発明者： 新田 昌三 ,  石川 隆紀
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-236678
公開番号（公開出願番号）：特開平7-095022
出願日： 1993年09月22日
公開日（公表日）： 1995年04月07日
要約：

【要約】【目的】 この発明は、入力パルス信号の立ち上がりエッジ及び立ち下がりエッジを完全に独立して遅延制御し得る遅延回路を提供することを目的とする。【構成】 この発明は、入力信号を反転及び正転出力するバッファゲート1と、バッファゲート1の正転出力を受けて正転出力を遅延する遅延回路2と、バッファゲート1の反転出力を受けて反転出力を遅延する遅延回路3と、バッファゲート1正転出力と遅延回路2の遅延出力とのANDをとるANDゲート4と、バッファゲート1の反転出力と遅延回路3の遅延出力とのANDをとるANDゲート5と、ANDゲート4の出力によりセットされANDゲート5の出力によりリセットされて入力信号の遅延信号を出力するフリップフロップ回路6とから構成される。

請求項（抜粋）：

入力信号を反転及び正転出力するバッファゲートと、バッファゲートの正転出力を受けて、第1の遅延量設定信号にしたがって正転出力を遅延する第1の遅延回路と、バッファゲートの反転出力を受けて、第2の遅延量設定信号にしたがって反転出力を遅延する第2の遅延回路と、バッファゲートの正転出力と第1の遅延回路の遅延出力との論理積(AND)をとる第1のANDゲートと、バッファゲートの反転出力と第2の遅延回路の遅延出力とのANDをとる第2のANDゲートと、第1のANDゲートの出力によりセットされ、第2のANDゲートの出力によりリセットされて、入力信号の遅延信号を出力するフリップフロップ回路とを有することを特徴とする遅延回路。