特許
J-GLOBAL ID：200903092456960917
CMOS差動増幅回路及びこれを用いたΔΣ変調器
発明者：
出願人/特許権者：
代理人 (1件)：
伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-284140
公開番号（公開出願番号）：特開平8-125462
出願日： 1994年10月25日
公開日（公表日）： 1996年05月17日
要約：
【要約】【目的】 動作点変動を効果的に抑制したCMOS差動増幅回路を提供する。【構成】 CMOS演算増幅器20の帰還回路内に、振幅制限回路21,22が設けられる。振幅制限回路21は、ダイオード接続されて入出力間に互いに逆極性に接続された2個のPMOSトランジスタQP11 ,QP14 、及び同様にダイオード接続されて入出力間に互いに逆極性に接続された2個のNMOSトランジスタQN12 ,QN13 により構成される。もう一方の振幅制限回路22も同様に、ダイオード接続された2個のPMOSトランジスタQP21 ,QP24 、及び同様にダイオード接続された2個のNMOSトランジスタQN22 ,QN23 により構成される。
請求項（抜粋）：
CMOS演算増幅器とこのCMOS演算増幅器の入出力端間に接続された帰還回路とから構成される差動増幅回路において、前記帰還回路内に、ダイオード接続された2個のPMOSトランジスタ及びダイオード接続された2個のNMOSトランジスタからなる振幅制限回路が設けられていることを特徴とするCMOS差動増幅回路。
IPC (3件)：
H03F 3/45
, H03H 19/00
, H03M 3/02
