特許

J-GLOBAL ID：200903092497221193

電圧変換及び過電圧保護

発明者： ワート,ジョセフ,ダグラス ,  ダンカン,リチャード,ローレンス
出願人/特許権者： ナショナル・セミコンダクター・コーポレイション
代理人 (1件)： 古谷 馨 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願平7-501866
公開番号（公開出願番号）：特表平8-511136
出願日： 1994年05月27日
公開日（公表日）： 1996年11月19日
要約：

【要約】より低い電圧をより高い電圧に、例えば、3.3V電圧から5.0V電圧に変換する電圧変換器が提供される。3.3V電圧は、NMOSトランジスタ(130)のソース/ドレイン端子N1上で受信される。トランジスタのゲートは3.3Vにある。トランジスタ(130)の他のソース/ドレイン端子N2は、5.0Vにより電源供給されるCMOSインバータ(138)の入力に接続される。インバータ出力は、5.0Vと端子N2間に接続される、PMOSトランジスタのゲートに接続される。PMOSトランジスタは、端子N1が3.3Vにある場合、端子N2を5.0Vに引く。同一のトランジスタは、インバータが3.3Vにより電源供給され、PMOSトランジスタが3.3Vと端子N2間に接続される場合、端子N1上の5.0V電圧を端子N2上の3.3Vに変換するのに適している。また、出力ドライバが設けられ、そこで出力端子に接続されたバス上の電圧が、電源電圧を越えた場合に、電圧保護回路要素が、ドライバ出力端子からドライバの電源への電荷漏洩を防止する。

請求項（抜粋）：

交互に電圧レベルV1、又は基準電圧レベルVREFを有する信号S1を、交互に電圧レベルV2、又は前記電圧レベルVREFを有する信号S2へと変換する回路において、 前記信号S1を受信するための端子T1と、 前記信号S2を受信するための端子T2と、 前記端子T1、及びT2間に接続されるトランジスタTR1であって、前記端子T1上の電圧がVREFである場合、前記トランジスタTR1は、前記端子T2を前記電圧VREFに充電し、前記端子T1上の電圧がV1である場合、前記トランジスタTR1は、前記端子T2を前記電圧V1に充電するような、トランジスタTR1と、 電圧V2と前記端子T2間に接続される回路C1と、 前記端子T2上の電圧に応答して、前記回路C1を制御するための手段であって、前記端子T2上の電圧が、V1である、又はV1よりもV2に近い場合、前記回路C1は、前記端子T2と前記電圧V2間に伝導経路を与え、前記端子T2上の電圧がVREFである場合、前記回路C1は、前記端子T2と前記電圧V2間の伝導経路を遮断するような制御手段と、 からなる回路。

IPC (3件)：

H03K 19/0175 ,  H03K 19/00 ,  H03K 19/0185

FI (3件)：

H03K 19/00 101 J ,  H03K 19/00 A ,  H03K 19/00 101 B