特許

J-GLOBAL ID：200903092497423896

単結晶半導体材料の集積型微細構造体の製造方法

発明者： ブルーノ・ムラーリ ,  パオロ・フェラーリ ,  ベネデット・ヴィーニャ
出願人/特許権者： エスティーマイクロエレクトロニクス エス.アール.エル
代理人 (1件)： 筒井 大和 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-216676
公開番号（公開出願番号）：特開平11-102893
出願日： 1998年07月31日
公開日（公表日）： 1999年04月13日
要約：

【要約】【課題】 容易に制御でき、臨界的でない製造工程で、架設構造体を壊す危険性なしに制御電子素子を組み込んだ単一チップに集積できる半導体材料の微細構造体を、微細電子技術の場合と同等に低コストで製造できる製造方法を提供する。【解決手段】 基板2に多孔性犠牲領域を形成し、感応性素子および集積回路の両方を格納するようにされた単結晶エピタキシャル層7を形成し、エピタキシャル層7に電子構成要素を形成した後、エピタキシャル層7を多孔性犠牲領域上から異方性エッチングして溝を形成し、これら溝を介して多孔性犠牲領域をエッチングして除去することから成り、こうして得られた架設構造体30は機械的特性が高くしかも厚さが厚く、さらに本願の方法は通常の微細電子技術と融合でき、低コストで製造することができる。

請求項（抜粋）：

単結晶半導体材料の架設構造体(30)を有する集積型微細構造体の製造方法であって、単結晶半導体材料の本体(22)内に多孔性材料の犠牲領域(28;29)を形成する工程と、前記本体(22)における開口(27;7’)を介して前記犠牲領域(28;29)を除去する工程とから成ることを特徴とする集積型微細構造体の製造方法。

IPC (5件)：

H01L 21/306 ,  G01L 1/18 ,  G01P 15/08 ,  H01L 21/3063 ,  H01L 29/84

FI (5件)：

H01L 21/306 B ,  G01L 1/18 ,  G01P 15/08 Z ,  H01L 29/84 Z ,  H01L 21/306 L