特許

J-GLOBAL ID：200903092505120903

半導体集積回路装置

発明者： 田中 均 ,  木下 嘉隆 ,  西本 賢二 ,  海老原 隆
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-117565
公開番号（公開出願番号）：特開平10-294427
出願日： 1997年04月21日
公開日（公表日）： 1998年11月04日
要約：

【要約】【課題】 回路の簡素化を図りつつ、信頼性及び高効率化を実現した昇圧電圧発生回路を備えた半導体集積回路装置を提供する。【解決手段】 昇圧電圧を出力側のキャパシタに伝えるMOSFETとして、第1導電型であって深い深さにされた第1のウェル領域に第2導電型であって相対的に浅い深さとされた第2のウェル領域と、上記第1のウェル領域上に形成されて相対的に浅い深さとされて上記2のウェル領域を取り囲むように第1導電型の第3のウェル領域とを形成し、上記第2のウェル領域内に第1導電型からなるソース,ドレイン領域を形成し、上記第3のウェル領域と上記第2ウェル領域は、上記第1のキャパシタの他端側に接続して用いるようにする。

請求項（抜粋）：

周期的なパルス信号を受ける第1の駆動回路と、上記第1の駆動回路の出力端子に一端が接続された第1のキャパシタと、上記第1のキャパシタの他端と動作電圧端子との間に設けられ、上記第1の駆動回路の出力端子が回路の接地電位の期間にオン状態にされて上記動作電圧端子から上記第1のキャパシタに充電電圧を供給する第1のスイッチ素子と、上記第1のキャパシタの他端に一端が接続され、かかる第1のキャパシタの他端に昇圧電圧が形成されたときにオン状態にされる第1のMOSFETと、上記第1のMOSFETの他端に設けられて上記第1のキャパシタにより形成された昇圧電圧を受ける第2のキャパシタとを含み、上記第1のMOSFETは、第1導電型であって深い深さにされた第1のウェル領域と、上記第1のウェル領域内に形成され、第2導電型であって相対的に浅い深さとされた第2のウェル領域と、上記第1のウェル領域上を含む半導体基板表面に形成されて相対的に浅い深さとされて上記第2のウェル領域を取り囲むようにされた第1導電型の第3のウェル領域と、上記第2のウェル領域内において第1導電型からなるソース,ドレイン領域が形成されるものであり、上記第2のウェル領域と上記第3ウェル領域は、上記第1のキャパシタの他端側に電気的に接続されてなる昇圧電圧回路を備えてなることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 27/04 G ,  H01L 27/10 681 F