特許
J-GLOBAL ID：200903092510991777
整合回路の可変素子の可変方法
発明者：
出願人/特許権者：
代理人 (1件)：
石戸 元
公報種別：公開公報
出願番号（国際出願番号）：特願平7-006001
公開番号（公開出願番号）：特開平8-195637
出願日： 1995年01月18日
公開日（公表日）： 1996年07月30日
要約：
【要約】【目的】 整合回路の可変素子を切替えるリレーの切替回数を少なくすると共にリレーの切替時間を短縮し整合時間を短くする。【構成】 デジタル整合方式の整合回路において、可変素子VC,VLをバイナリコード信号で可変する場合、バイナリコードの最上位のビットから“1”を設定して、その都度整合回路3の可変素子VC,VLが整合領域にあるかどうかをインピーダンス誤差検出器2等を用いて判定し、その時のバイナリコード値以下の範囲に整合領域があれば、その桁のビットを“0”に、そうでないなら“1”をプロセッサ4により設定し、以下順次ビットを下位に移し、前記の作動を繰り返すことによって、整合回路の可変素子を可変し、整合点の可変素子値を設定することを特徴とする。
請求項（抜粋）：
デジタル整合方式の整合回路において、可変素子をバイナリコード信号で可変する場合、バイナリコードの最上位のビットから“1”を設定して、その都度整合回路の可変素子が整合領域にあるかどうかをインピーダンス誤差検出器等を用いて判定し、その時のバイナリコード値以下の範囲に整合領域があれば、その桁のビットを“0”に、そうでないなら“1”をプロセッサにより設定し、以下順次ビットを下位に移し、前記の作動を繰り返すことによって、整合回路の可変素子を可変し、整合点の可変素子値を設定することを特徴とする整合回路の可変素子の可変方法。
IPC (2件)：
前のページに戻る
