特許
J-GLOBAL ID:200903092528257981
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
村山 光威
公報種別:公開公報
出願番号(国際出願番号):特願平11-233694
公開番号(公開出願番号):特開2001-056570
出願日: 1999年08月20日
公開日(公表日): 2001年02月27日
要約:
【要約】【課題】 半導体集積回路装置上のくぼみ段差部分などに厚い膜厚のレジストを形成する際、くぼみに空洞が発生してレジスト穴になるのを防止する。【解決手段】 MOSトランジスタの配線部5a間には、金バンプ11を形成するためのバリアメタル第2層8の表面に狭いくぼみが形成される。この上にまず、ウエハ1を加熱しながら、低粘度レジスト9を塗布し、その後、高粘度レジスト10aを塗布することで、くぼみにもレジスト材料が充填され、カバレージを良好にし、空洞およびベーク後のレジスト穴の発生がなくなる。金バンプの選択的めっき形成用の厚い膜厚のレジスト10は高粘度レジスト10aで確保できる。
請求項(抜粋):
半導体基板上に第1の感光性樹脂を塗布する工程と、前記第1の感光性樹脂の膜上に第2の感光性樹脂を塗布する工程と、少なくとも塗布された前記第1の感光性樹脂をベークする工程とを含み、前記第1の感光性樹脂は前記第2の感光性樹脂よりも粘度が低いことを特徴とする半導体装置の製造方法。
IPC (5件):
G03F 7/26 511
, H01L 21/288
, H01L 21/027
, H01L 21/3205
, H01L 21/60
FI (5件):
G03F 7/26 511
, H01L 21/288 E
, H01L 21/30 573
, H01L 21/88 T
, H01L 21/92 604 B
Fターム (33件):
2H096AA25
, 2H096CA05
, 2H096CA12
, 2H096DA01
, 2H096GA60
, 2H096HA27
, 2H096KA30
, 4M104BB14
, 4M104CC01
, 4M104DD52
, 4M104DD62
, 4M104FF16
, 4M104HH13
, 5F033HH07
, 5F033HH08
, 5F033HH13
, 5F033HH18
, 5F033HH23
, 5F033JJ13
, 5F033JJ18
, 5F033JJ23
, 5F033KK01
, 5F033KK08
, 5F033MM08
, 5F033MM13
, 5F033PP15
, 5F033PP19
, 5F033PP27
, 5F033QQ01
, 5F033VV07
, 5F033XX02
, 5F046NA01
, 5F046NA12
引用特許:
前のページに戻る