特許
J-GLOBAL ID：200903092547363130
半導体回路のテスト方法
発明者：
出願人/特許権者：
代理人 (1件)：
上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-107944
公開番号（公開出願番号）：特開2002-303655
出願日： 2001年04月06日
公開日（公表日）： 2002年10月18日
要約：
【要約】【課題】 ロジックテスタを用いて安価で正確なテストを行うことができる半導体回路のテスト方法を提供する。【解決手段】 アナログ回路IC3は、被測定IC1のアナログ回路部分を単体でIC化したものであり、アナログ回路部分と同様の構成をしている。被測定IC1に、アナログ回路IC3を介して、ロジックテスタ5を接続する。ロジックテスタ5からアナログ回路IC3に向けて、テスト用のロジック信号を出力する。アナログ回路IC3に入力されたロジック信号は、アナログ信号に変換されて、被測定IC2に向けて出力される。
請求項（抜粋）：
アナログ応答テストを行う被測定ICのアナログ回路部分を単体でIC化し、テスタを、前記アナログ回路ICを介して、前記被測定ICに接続することにより、被測定ICのアナログ応答テストを行うことを特徴とする半導体回路のテスト方法。
Fターム (4件)：
2G132AA12
, 2G132AE21
, 2G132AE29
, 2G132AL09
