特許

J-GLOBAL ID：200903092551297362

高速パルスパターン発生器

発明者： 五月女 哲夫
出願人/特許権者： 株式会社アドバンテスト
代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-323503
公開番号（公開出願番号）：特開平5-160688
出願日： 1991年12月09日
公開日（公表日）： 1993年06月25日
要約：

【要約】【目的】 比較的短い遅延回路を用いて多重化制御タイミング設定が可能で、かつ中間リタイミング回路を安価に構成できる。【構成】 クロックが分周回路121 〜12n で順次分周され、その終端出力クロックでパターン発生回路13が動作させられ、パターン発生回路13から複数のパターンが並列に出力され、これらパターンが、分周回路121 〜12n の各出力により多重化回路141 〜14n で多段的に順次多重化され、最終多重化出力がリタイミング回路16でリタイミングされる。多重化段階の途中回路14m の直後に中間リタイミング回路27が挿入され、回路14m+1 に対する多重化制御クロックHで回路14m の出力がリタイミングされる。クロックHの出力は位相切換回路28を通じて分周回路12n-m+1 へ供給される。回路28の出力をτ0 +...+τm だけ遅延したものとクロックHとが接近すると、接近検出回路31で検出され、その検出出力により位相切換回路28が制御されてその出力クロックの位相が一定方向に90度シフトされる。

請求項（抜粋）：

入力クロックを、縦続接続された複数の分周回路で順次分周し、その終端の出力クロックでパターン発生回路を動作させて、そのパターン発生回路から複数のパターンを並列に出力し、これらパターンを、上記分周回路の出力を用いて複数の多重化回路で、多段的に順次多重化し、その最終多重化出力パターンをリタイミングする高速パルスパターン発生器において、上記多重化回路の多段接続の途中に挿入され、対応する段の上記分周回路の出力クロックを実質的に遅延しないクロックで直前の多重化回路の出力パターンをリタイミングする中間リタイミング回路と、その中間リタイミング回路のリタイミングクロックと、その中間リタイミング回路の入力パターンの変換点とが所定値以上互いに接近するとこれを検出する検出手段と、その検出手段の検出出力で、上記中間リタイミング回路の直前の多重化回路に対し、多重化制御するためのクロックを作る分周回路へ供給するクロックの位相をあらかじめ決めた180度以下の位相量シフトする手段と、を設けたことを特徴とする高速パルスパターン発生器。

IPC (2件)：

H03K 3/78 ,  G01R 31/28

引用特許：

審査官引用 (3件)

• 特開平3-026107
  
• 特開平3-026107
  
• 特許第2966491号