強誘電体メモリ

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-072104
公開番号（公開出願番号）：特開2002-270789
出願日： 2001年03月14日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】MISFETのゲート絶縁膜に強誘電体膜を使用したFeRAM セルにより、比較的簡単に多値、多ビットのデータを保持する。【解決手段】強誘電体膜15を含んだゲート絶縁膜を有するMISFETからなり、強誘電体膜のゲート電極G ・ソース電極S 間に挟まれる領域とゲート電極G ・ドレイン電極D 間に挟まれる領域の各分極状態を独立に保持して多ビットの情報を蓄えることが可能なFeRAM セル10と、FeRAM セルのゲート電極・ソース電極間、ゲート電極・ドレイン電極間に、それぞれゲート電極側が他の電極側よりも電位が高いまたは低い分極電圧を印加して多ビットのデータを書き込んだ後、各電極間の分極電圧の印加をほぼ同時に終了する電圧印加回路21,22 と、強誘電体膜の各分極状態の違いをMISFETの閾値電圧または電流の違いとして検出するデータ検出回路23とを具備する。

請求項（抜粋）：

強誘電体膜からなるゲート絶縁膜あるいは強誘電体膜を含んだゲート絶縁膜を有する電界効果トランジスタからなり、ゲート電極・ソース電極間に挟まれる領域の強誘電体膜の分極状態とゲート電極・ドレイン電極間に挟まれる領域の強誘電体膜の分極状態をそれぞれ独立に保持して多ビットの情報を蓄えることが可能なメモリセルと、前記メモリセルの前記ゲート電極・ソース電極間、前記ゲート電極・ドレイン電極間に、それぞれゲート電極側が他の電極側よりも電位が高い分極電圧、またはゲート電極側が他の電極側よりも電位が低い分極電圧を印加して前記多ビットの情報を書き込む電圧印加回路と、前記強誘電体膜の各分極状態の違いを前記電界効果トランジスタの閾値電圧または電流の違いとして検出し、データを検出するデータ検出回路とを具備することを特徴とする強誘電体メモリ。

IPC (5件)：

H01L 27/105 , G11C 11/22 503 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

G11C 11/22 503 , H01L 27/10 444 A , H01L 29/78 371

Fターム (10件)：

5F083FR06 , 5F083GA09 , 5F083GA25 , 5F083JA13 , 5F083JA15 , 5F083ZA21 , 5F101BA62 , 5F101BE02 , 5F101BE05 , 5F101BF10

前のページに戻る