特許

J-GLOBAL ID：200903092573858899

半導体装置の製造方法

発明者： 小瀬村 欣司郎
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-213282
公開番号（公開出願番号）：特開平5-055102
出願日： 1991年08月26日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】 レジストパターンの形成方法に関し,近接効果の影響を回避して,微細なレジストパターンを精密な形状に形成することを目的とする。【構成】 基板1上に第一のレジスト2を堆積する工程と,第一のレジスト2を露光,現像して第一のレジストパターン2aを形成する工程と,次いで,ポジ型及びネガ型のうち第一のレジスト2とは反対型のレジスト及びネガ型レジストのうちの何れか一つを第二のレジスト3として基板1上に堆積する工程と,次いで,該第二のレジスト3を露光,現像して第二のレジストパターン3aを形成し,第一のレジストパターン2a及び第二のレジストパターン3aが合成されたレジストパターン4aを形成する工程を有することを特徴として構成する。

請求項（抜粋）：

光,エックス線及び荷電ビームの何れかにより露光されたレジスト膜を現像してレジストパターン(4a)を形成する工程を有する半導体装置の製造方法に置いて,基板(1)上に第一のレジスト(2)を堆積する工程と,該第一のレジスト(2)を露光したのち現像して第一のレジストパターン(2a)を形成する工程と,次いで,ポジ型及びネガ型のうち該第一のレジスト(2)とは反対型のレジスト及びネガ型レジストのうちの何れか一つを第二のレジスト(3)として該基板(1)上に堆積する工程と,次いで,該第二のレジスト(3)を露光したのち現像して第二のレジストパターン(3a)を形成し,該第一のレジストパターン(2a)及び第二のレジストパターン(3a)からなる前記レジストパターン(4a)を形成する工程を有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/027 ,  G03F 7/26 521

FI (2件)：

H01L 21/30 301 C ,  H01L 21/30 361 S