特許

J-GLOBAL ID：200903092602285690

半導体集積回路

発明者： 瀬 川 真 ,  水 上 重 人 ,  野 沢 安 満
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-159587
公開番号（公開出願番号）：特開平6-012877
出願日： 1992年06月18日
公開日（公表日）： 1994年01月21日
要約：

【要約】【構成】 共に第1の電源信号Vccで駆動される第1および第2の回路系22,23間に存在して第1の回路系22からの信号を遅延して第2の回路系23に渡す遅延回路21には、第1の電源信号Vccから定電圧信号を発生する定電圧電源回路24からの第2の電源信号Vcoが供給される。これにより、遅延回路21において電源電圧変動に影響されない一定の遅延時間が得られる。各構成要素は同一基板上に形成され、定電圧電源回路は望ましくは出力電圧がプログラマブルであるとよい。【効果】 電源電圧変動に影響されない一定の遅延時間が得られる。

請求項（抜粋）：

第1の電源需要回路系と、第2の電源需要回路系と、前記第1の電源需要回路系に対する高電位側電源となる第1の電源と、前記第1、第2の電源需要回路系に対する低電位側電源となる第2の電源と、前記第1、第2の電源の中間電位で一定の電圧を出力し、その出力電圧をプログラム可能とされ、前記第2の電源需要回路系に対する高電位側電源となる第3の電源とを備えている半導体集積回路。

IPC (3件)：

G11C 11/413 ,  G11C 11/41 ,  H01L 27/10 481

FI (3件)：

G11C 11/34 341 A ,  G11C 11/34 L ,  G11C 11/34 335 A

引用特許：

審査官引用 (5件)

• 特開平2-189792
  
• 特開昭64-088992
  
• 特開昭59-121854
  
• 特開平4-015949
  
• 特開平3-198296