特許
J-GLOBAL ID:200903092604368089
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
篠部 正治
公報種別:公開公報
出願番号(国際出願番号):特願2002-168131
公開番号(公開出願番号):特開2004-006555
出願日: 2002年06月10日
公開日(公表日): 2004年01月08日
要約:
【課題】誤動作や素子破壊が生じ難い高耐圧ドライバを実現する。【解決手段】高耐圧ICチップ10内の電位が異なる2つの領域(具体的には浮遊電位基準回路形成領域21を囲う高耐圧接合終端構造23及びGND基準回路形成領域22)を、さらにトレンチ構造7で囲う。該トレンチ構造7は、トレンチを形成した後に、その側壁に高濃度p+型領域を形成するか、若しくは、該トレンチ内部にp+型にドープしたポリシリコンまたは絶縁物を埋め込むことで形成する。【選択図】 図2
請求項(抜粋):
第1導電型の半導体基板と、該半導体基板上の第2導電型の半導体領域と、該第2導電型の半導体領域から第1導電型の半導体基板に達するトレンチ構造を有し、該トレンチ構造によって、前記半導体領域を第1と第2の領域に分離し、第1と第2の領域の少なくとも一方に、第1導電型ドレイン領域と第1導電型ソース領域を形成しての第1導電型MOSと、前記半導体領域に形成した第1導電型領域内に第2導電型ドレイン領域と第2導電型ソース領域を形成しての第2導電型MOSとを有することを特徴とする半導体装置。
IPC (8件):
H01L27/08
, H01L21/76
, H01L21/761
, H01L21/822
, H01L21/8238
, H01L27/04
, H01L27/092
, H01L29/06
FI (8件):
H01L27/08 331A
, H01L27/08 331G
, H01L29/06 301D
, H01L27/08 321A
, H01L21/76 L
, H01L21/76 J
, H01L21/76 S
, H01L27/04 H
Fターム (31件):
5F032AA35
, 5F032AA44
, 5F032AA47
, 5F032AA48
, 5F032AA63
, 5F032AB01
, 5F032AB05
, 5F032AC01
, 5F032CA03
, 5F032CA17
, 5F032CA24
, 5F038AV06
, 5F038BH01
, 5F038BH18
, 5F038BH19
, 5F038CA02
, 5F038CA09
, 5F038DF01
, 5F038EZ20
, 5F048AA03
, 5F048AA04
, 5F048AA05
, 5F048AC03
, 5F048AC06
, 5F048BA01
, 5F048BB05
, 5F048BE03
, 5F048BE04
, 5F048BG14
, 5F048BH01
, 5F048BH07
引用特許:
出願人引用 (7件)
-
特開昭61-290753
-
特開昭63-002370
-
特開昭63-090164
-
特開昭63-116445
-
特開平2-166761
-
特開平4-157763
-
半導体装置
公報種別:公開公報
出願番号:特願2000-175033
出願人:富士電機株式会社
全件表示
前のページに戻る