特許
J-GLOBAL ID：200903092617277759
半導体集積回路装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-117808
公開番号（公開出願番号）：特開平7-326596
出願日： 1994年05月31日
公開日（公表日）： 1995年12月12日
要約：
【要約】【目的】 半導体基板に分割領域を形成する際にその分割領域の形成に起因する異物を低減する。【構成】 半導体基板1a上の最上の絶縁膜にボンディングパッド領域6b2 が露出するような接続孔を形成する際に、半導体基板1aを個々のチップ領域Aに分割するためのスクライビング領域Bにそれまで除去されないで堆積されていた絶縁膜3a〜3dを同時に除去するようにした。
請求項（抜粋）：
所定の半導体集積回路装置が形成された複数のチップ形成領域を備える半導体基板上に、個々のチップ領域を分割するために半導体基板の表面が露出される分割領域を形成する際に、前記半導体集積回路装置を構成する複数の配線層の数よりも少ないエッチング処理工程で、その分割領域における絶縁層を除去する工程を有することを特徴とする半導体集積回路装置の製造方法。
FI (2件)：
H01L 21/78 L
, H01L 21/78 S
