薄膜トランジスタの製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-262880
公開番号（公開出願番号）：特開平11-163366
出願日： 1998年09月17日
公開日（公表日）： 1999年06月18日
要約：

【要約】【課題】半導体層として多結晶シリコンを用いる薄膜トランジスタにおいて、均一な幅のLDD(Lightly Doped Drain )領域を、低コストで提供可能な薄膜トランジスタの製造する。【解決手段】この発明の薄膜トランジスタの製造方法は、絶縁基板1上に半導体層を形成する工程と、半導体層上に絶縁膜5と導電層6を積層する工程と、導電層をパターニングしてゲート電極を形成する工程と、ゲート電極を形成した際に用いたマスクの幅を所望の量だけ縮めてマスク7Aを形成してオフセット領域9を形成し、マスクおよび導電層が無い部分の半導体層に高濃度の不純物イオンを注入することを特徴とする。

請求項（抜粋）：

半導体層上に絶縁膜と導電膜とを形成する工程と、前記導電膜上の第1のパターンにレジストマスクを形成する工程と、前記導電膜を第1のパターンにパターンニングする工程と、前記第1のパターンのレジストマスクの外周部を除去することで第2のパターンのレジストマスクを作る工程と、前記第1のパターンの導電膜をマスクとして前記半導体層に不純物を注入する第1の注入工程と、前記導電膜を前記第2のパターンをマスクとして第2のパターンにパターニングする工程と、前記第2のパターンのレジストマスクを除去する工程と、前記第2のパターンのレジストマスクを除去したのち、前記第2のパターンの導電膜をマスクとして前記半導体層に第2の不純物を注入する第2の注入工程とからなる薄膜トランジスタの製造方法。

IPC (3件)：

H01L 29/786 , H01L 21/336 , G02F 1/136 500

FI (5件)：

H01L 29/78 617 A , G02F 1/136 500 , H01L 29/78 616 A , H01L 29/78 616 M , H01L 29/78 627 C

前のページに戻る