特許
J-GLOBAL ID：200903092648416293
スイッチング電源
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-249603
公開番号（公開出願番号）：特開平9-093934
出願日： 1995年09月27日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】スイッチング用FETのターンオフとターンオンのクロスオーバー電力損失を減少させて効率を向上させ、かつ、入力電圧の上昇による出力電流の上昇、即ち過電流を抑圧する。【解決手段】一次主巻線N1に接続されたスイッチング用FETQ1の発振のオンデューティを、二次出力巻線N2に接続された出力電圧検出回路6からの帰還電圧を受けた制御用トランジスタTr1により制御する自励式フライバックコンバータ(RCC)方式のスイッチング電源において、スイッチング用FETQ1のゲートに接続したターンオフ・スピードアップ回路によりスイッチング用FETQ1のターンオフを早めて電力損失を軽減し、制御用トランジスタTr1のゲートに接続した過電流保護回路5により入力電圧の上昇よる過電流の変動を抑圧する。
請求項（抜粋）：
一次主巻線(N1)、二次出力巻線(N2)および帰還巻線(N3)を有するトランス(T)と、一次直流電源(P1)に前記一次主巻線(N1)と直列接続されたスイッチング用FET(Q1)と、前記一次直流電源(P1)に起動用抵抗(R1)と直列接続され、かつ、該直列接続点が前記スイッチング用FET(Q1)のゲートに接続されている制御用トランジスタ(Tr1)と、前記二次出力巻線(N2)の出力を整流平滑して得られた二次直流電源(P2)に接続された出力電圧検出回路(6)と、前記帰還巻線(N3)に接続された発振安定化回路(2)と、前記出力電圧検出回路(6)とフォトカップルし、かつ、前記帰還巻線(N3)と前記制御用トランジスタ(Tr1)のベースとの間に接続された出力安定化回路(4)と、前記帰還巻線(N3)と制御用トランジスタ(Tr1)のゲートとの間に接続された過電流保護回路(5)と、前記帰還巻線(N3)と前記スイッチング用FET(Q1)のゲート間に接続されたターンオフ・スーピードアップ回路(3)と、よりなるスイッチング電源。
IPC (2件)：
FI (2件)：
H02M 3/338 A
, H02M 3/28 T
