特許
J-GLOBAL ID：200903092685232917
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平6-160904
公開番号（公開出願番号）：特開平8-031168
出願日： 1994年07月13日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 プロセッサの介在なしに、メモリ内部で演算処理やデータの移動処理を高速かつ低電力に行うことを可能にする機能つきメモリを提供する。【構成】 複数のワード線W0〜W3と、複数のデータ線対Dj、DjBと、これらの交点に配された複数のメモリセルMC0〜MC3からなる2次元メモリアレーと、各データ線対に接続されたセンスアンプSAjと、一つのセンスアンプSAjの一方の入力に対して複数のメモリセルMC0、MC1を同時に接続する2つのXデコーダXD1、XD2と、他方の入力に対して参照メモリセルRC0、RC1を接続し、かつ、演算モードに対応して参照メモリセルに演算制御情報を設定する参照ワード線の駆動回路RXDとから構成される。複数のメモリセルから読み出された信号電荷の和を参照メモリセルからの電荷とセンスアンプで比較すると同時に、複数のメモリセルの情報の論理演算を行うことができる。
請求項（抜粋）：
複数のワード線と、複数のデータ線対と、上記複数のワード線と上記複数のデータ線対の所望の交点に配置された複数のメモリセルを有するメモリアレーと、上記複数のデータ線対の各データ線対に接続された複数の信号増幅手段と、上記複数のデータ線対の各データ線対に接続された複数の参照信号発生手段とを有する半導体記憶装置において、上記複数のワード線の所望のワード線を選択するワード線選択手段をさらに具備し、上記ワード線選択手段が上記複数のデータ線対の1つのデータ線対の一方のデータ線に少なくとも2つのメモリセルからの情報を同時に読み出した後、上記信号増幅手段により上記1つのデータ線対の上記一方のデータ線に現れた信号を増幅することを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/34 371 H
, G06F 15/64 450 E
