特許
J-GLOBAL ID：200903092707174037
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-255058
公開番号（公開出願番号）：特開平10-105534
出願日： 1996年09月26日
公開日（公表日）： 1998年04月24日
要約：
【要約】【課題】 フラッシュメモリ1の誤ったデータ書き換えを防止する。【解決手段】 通常プログラム実行時にプログラムが暴走し、特定アドレス領域1aがアドレス指定された場合であっても、高電圧検出端子9に高電圧が印加されない状態であれば、書き込み制御回路12がディセーブルとなる為、フラッシュメモリ1のデータ書き換えは行われない。よって、通常プログラム動作時の出た誤書き込みを防止できる。書き込みを実行する場合は、高電圧検出端子9に高電圧を印加して書き込み制御回路12をイネーブルにしてやればよい。従って、端子9の状態でフラッシュメモリ1のデータ書き換えを制御でき、フラッシュメモリ1の全ての状態の中で、データの誤書き込みを減少することができる。
請求項（抜粋）：
電気的にデータの書き換えが可能であって、それ自体のデータを書き換える為のプログラムデータがその特定アドレス領域に記憶された不揮発性メモリを内蔵したマイクロコンピュータにおいて、外部から高電圧が印加されたことを検出する高電圧検出回路と、前記高電圧検出回路の検出出力に基づいて、前記不揮発性メモリの特定アドレス領域に記憶されたプログラムデータによる前記不揮発性メモリのデータ書き換えを実行する制御回路と、を備えたことを特徴とするマイクロコンピュータ。
IPC (4件)：
G06F 15/78 510
, G06F 12/14 310
, G11C 16/02
, G11C 16/06
G06F 15/78 510 C
, G06F 12/14 310 F
, G11C 17/00 601 Q
, G11C 17/00 632 A
