特許
J-GLOBAL ID：200903092741564103
集積メモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
矢野 敏雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-055794
公開番号（公開出願番号）：特開2001-297580
出願日： 2001年02月28日
公開日（公表日）： 2001年10月26日
要約：
【要約】【課題】 磁気抵抗メモリ効果を有するメモリセルMC、列線BL、行線WLを有するマトリクス形状メモリセルフィールド1を備え、メモリセルMCがそれぞれ、列線と行線間に介挿され、列線は読み出し増幅器2に接続され、メモリセルのデータ信号を読み出し、該増幅器は負帰還結合された、出力信号OUTが取り出される演算増幅器3を有し、該増幅器の第1制御入力側が列線に接続されている集積メモリを、データ信号を一層確実に検出できるようにする。【解決手段】 演算増幅器の第2制御入力側32と給電電位GND接続端子との間にキャパシタ5が介挿されている。
請求項（抜粋）：
集積メモリであって、磁気抵抗メモリ効果を有するメモリセル(MC)を備え、マトリクス形状のメモリセルフィールド(1)を備え、該メモリセルフィールドは列線(BL)および行線(WL)を有しており、メモリセル(MC)がそれぞれ、列線(BL)の1つと行線(WL)の1つとの間に介挿されており、列線(BL)はそれぞれ読み出し増幅器(2)に接続されていて、相応のメモリセル(MC)のデータ信号を読み出すようになっており、読み出し増幅器(2)は負帰還結合された演算増幅器(3)を有しており、該演算増幅器にて出力信号(OUT)が取り出され、該演算増幅器(3)の第1の制御入力側が列線(BL)の1つに接続されている形式のものにおいて、演算増幅器(3)の第2の制御入力側(32)と給電電位(GND)に対する接続端子との間に、キャパシタ(5)が介挿されていることを特徴とする集積メモリ。
IPC (3件)：
G11C 11/14
, G11C 11/15
, H03F 1/00
G11C 11/14 Z
, G11C 11/14 A
, G11C 11/15
, H03F 1/00 Z
