特許

J-GLOBAL ID：200903092741692853

銅シード層の異常を克服し表面形状サイズ及びアスペクト比を調整する方法と装置

発明者： ヘイ, ピーター ,  ワック, ヤン-サン, レオ
出願人/特許権者： アプライド マテリアルズ インコーポレイテッド
代理人 (3件)： 長谷川 芳樹 ,  山田 行一 ,  鈴木 康仁
公報種別：公表公報
出願番号（国際出願番号）：特願2001-586638
公開番号（公開出願番号）：特表2004-513221
出願日： 2001年05月10日
公開日（公表日）： 2004年04月30日
要約：

【課題】基板の高アスペクト比の構造にメタルを電気化学的に堆積する方法及び装置を提供する。【解決手段】本発明の1つの態様は、基板を処理する方法が提供され、方法は、第1の導電材料が上に堆積されている基板を、電気化学浴を収容している処理チャンバに位置付けるステップと、基板が電気化学浴に浸漬されている間に基板にメッキバイアスを与えることにより、第1の導電材料が電気化学浴に接触する際に第1の導電材料上に第2の導電材料を堆積するステップと、電気化学堆積技術により、表面形状を充填する為に第2の導電材料上に第3の導電材料をインシチュウで堆積するステップとを有する。バイアスは約20mA*秒/cm2〜約160mA*秒/cm2の電荷密度を有する。電気化学堆積技術はパルス変調技術を有する場合がある。【選択図】図2

請求項（抜粋）：

基板を処理する方法であって、 a)第1の導電材料が上に堆積されている基板を、電気化学浴を収容する処理チャンバ内に配置する、配置のステップと、 b)基板を電気化学浴に浸漬しつつ、基板にメッキバイアスを与えることにより、第1の導電材料が電気化学浴に接触し、第1の導電材料上に第2の導電材料を堆積する、バイアスのステップと、 c)電気化学堆積技術により、表面形状を充填する為に第2の導電材料上に第3の導電材料をインシチュウで堆積する、堆積のステップと を有する方法。

IPC (4件)：

C25D7/12 ,  C25D5/10 ,  H01L21/28 ,  H01L21/288

FI (4件)：

C25D7/12 ,  C25D5/10 ,  H01L21/28 301Z ,  H01L21/288 E

Fターム (33件)：

4K024AA01 ,  4K024AA03 ,  4K024AA07 ,  4K024AA09 ,  4K024AA14 ,  4K024AB03 ,  4K024AB15 ,  4K024AB19 ,  4K024BA01 ,  4K024BB12 ,  4M104BB01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB13 ,  4M104BB17 ,  4M104BB18 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104BB36 ,  4M104CC01 ,  4M104DD08 ,  4M104DD09 ,  4M104DD33 ,  4M104DD37 ,  4M104DD43 ,  4M104DD52 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104HH01 ,  4M104HH12 ,  4M104HH20