特許
J-GLOBAL ID：200903092754986279
入出力ポート制御方式
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-251831
公開番号（公開出願番号）：特開平5-089024
出願日： 1991年09月30日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】本発明は、プライオリティの高い入出力ポートに設定されたアドレスを検知し、それよりプライオリティが低い入出力ポートに同じアドレスが設定されているとき、プライオリティの低い入出力ポートに対するアドレス設定を無効にする回路を有して、I/Oポートアドレスの設定がプログラマブルな/O機器を複数個同一LSI内で制御する場合に、同一ポートが異なったI/O機器に重複されて設定される各不都合を回避することを特徴とする。【構成】機器アドレス設定レジスタ2を介して設定されたポート番号に対応した出力をアクティブにすることによりプライオリティの低いI/Oポートにそれを知らせ、そのために設けられる回路(セレクタ3ならびにセレクタ制御回路4)からの出力に応じて対応するポートの選択を禁止する構成として、I/Oポート番号が重複されて設定されないようにしたことを特徴とする。
請求項（抜粋）：
ポート番号の設定がプログラム可能な入出力ポートを複数個同一チップ上に持つLSIにおいて、その複数の入出力ポートに各々プライオリティを持たせ、プライオリティの高い入出力ポートに設定されたアドレスを検知し、それよりプライオリティが低い入出力ポートに同じアドレスが設定されているとき、プライオリティの低い入出力ポートに対するアドレス設定を無効にすることを特徴とする入出力ポート制御方式。
IPC (2件)：
G06F 13/14 320
, G06F 13/362 520
