特許

J-GLOBAL ID：200903092758239524

半導体ウエハの層間スタッド形成方法

発明者： ジェフリー・ピーター・ガンビノ ,  マーク・アンソニー・ジャソ ,  ラリー・アラン・ネスビット
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-274608
公開番号（公開出願番号）：特開平9-167798
出願日： 1996年10月17日
公開日（公表日）： 1997年06月24日
要約：

【要約】【課題】 半導体チップの歩留りを改善し、簡易化されたチップ製造を行うと共に、半導体チップ層の表面平坦性を改良して、半導体チップ製造中に形成された絶縁層を簡易に平坦化することである。【解決手段】 ホウリン酸塩ケイ酸ガラス(BPSG)よりなる絶縁層を形成した後、そのBPSG層はChem-Mech 研磨される。バイア154はアレイ領域104のBPSG層を通して形成される。薄くドープされたポリシリコン層156はBPSG層の表面に堆積される。構造体はアニールされ、ドーパント注入バイアが支持領域に形成される。次に、注入ドーパントを拡散するためのアニール後、金属層164がポリシリコン層156上に形成される。最終的なChem-Mech 研磨工程によって、支持領域に金属スタッド170等を残し、アレイ領域がポリシリコン・ライニングされ、金属コア(174)化されたスタッドを残しながら、ポリシリコン層が除去される。

請求項（抜粋）：

半導体ウエハ上の絶縁層に少なくとも2つの異なる材料よりなる層間スタッドを形成する方法において、a)半導体ウエハ上に絶縁材料よりなる層を形成する工程と、b)前記絶縁層を平坦化する工程と、c)前記絶縁層に通して第1バイア群を形成する工程と、d)前記絶縁層上に第1導体材料よりなる層を形成する工程と、e)前記第1導体材料層及び前記絶縁層に通して第2バイア群を形成する工程と、f)前記第1及び第2バイア群を充填する第2導体材料よりなる層を形成する工程と、g)前記第2導体材料が前記第1及び第2バイア群のみに残るよう、前記第1導体材料層を露出させるために前記第2導体材料層を除去する工程と、h)前記露出した第1導体材料層を除去する工程と、を含むことを特徴とする半導体ウエハの層間スタッド形成方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/304 341

FI (2件)：

H01L 21/90 C ,  H01L 21/304 341 S

引用特許：

審査官引用 (1件)

• 特開平4-150017