特許
J-GLOBAL ID：200903092768180412
制御回路生成装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-141226
公開番号（公開出願番号）：特開平5-334391
出願日： 1992年06月02日
公開日（公表日）： 1993年12月17日
要約：
【要約】【目的】 条件分岐を含む動作記述を機能合成や並列化コンパイラで並列化した後、その並列化された動作を効率よく実行する制御回路を合成する。【構成】 制御データフローグラフ1を制御データフローグラフ読み込み装置2で読み込み、グラフ内の演算の実行条件を表すビット列を各演算に実行条件符号生成装置3で付与し、制御データフローグラフのそれぞれの演算をスケジューリングするスケジューリング装置4の出力に対し、制御シーケンス生成装置5が制御回路を生成する。
請求項（抜粋）：
回路の動作の制御およびデータ流れを表す制御データフローグラフを入力とし前記制御データフローグラフをスケジューリングした結果の制御回路を生成する装置であって、制御データフローグラフ読み込み装置と、読み込まれた制御データフローグラフを入力とする実行条件符号生成装置と、前記実行条件符号生成装置の出力を入力としスケジューリングをおこなうスケジューリング装置と、スケジューリングされた結果を制御する制御装置を合成する制御シーケンス生成装置とを有することを特徴とする制御回路生成装置。
IPC (2件)：
G06F 15/60 360
, G06F 15/20
