特許
J-GLOBAL ID:200903092777010090
半導体装置および半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
布施 行夫 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-348357
公開番号(公開出願番号):特開平9-172064
出願日: 1995年12月18日
公開日(公表日): 1997年06月30日
要約:
【要約】【課題】 U溝の内壁の酸化に伴う結晶欠陥を抑制し、かつボイドのないU溝の内部へのポリシリコンの埋め込みを実現した半導体装置およびその製造方法を提供することである。【解決手段】 U溝の形成に、例えば第1のサイドウオール(14a,14b)と、第2のサイドウオール(12a,12b)を用いる。第2のサイドウオールの端部は溝の開口寸法を決める働きをする。U溝側壁に対するCDE等のダメージ除去処理の後に、第2のサイドウオールは除去され、これにより溝の側壁の酸化のためのマスク端が溝の開口部よりも後退する。したがって、オーバーハング構造が形成されず、その後の溝の埋め込み処理時にボイドが生じない。一方、第2のサイドウオールが除去された後にも、第1のサイドウオールが存在し、これにより第1のマスクの端部(側部)が完全に覆われている。したがって、溝の側壁の熱酸化の際にも半導体基板の表面の酸化が防止され、結晶欠陥が生じない。
請求項(抜粋):
所定パターンのマスクを半導体基板上に形成する工程と、前記マスクの端部を覆う第1のサイドウオールを形成する工程と、前記第1のサイドウオールの端部に接する第2のサイドウオールを形成する工程と、前記第2のサイドウオールの端部の位置を基準として前記半導体基板に溝を形成する工程と、前記溝を形成する際に前記半導体基板に導入されたダメージを除去するための処理を前記溝の側壁の表面に対して行い、その結果として前記溝の幅を広げ、前記溝の側壁の位置を前記第2のサイドウオールの端部の位置よりも後退させる工程と、前記第2のサイドウオールを除去する工程と、前記マスクおよび前記第1のサイドウオールを酸化防止用のマスクとして用いて前記溝の側壁の表面を酸化して酸化膜を形成する工程と、前記溝に所定の材料を埋め込む工程と、を有することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/76
, H01L 27/08 331
, H01L 29/78
FI (3件):
H01L 21/76 L
, H01L 27/08 331 A
, H01L 29/78 653 B
引用特許:
出願人引用 (2件)
-
特開昭63-151047
-
特開昭63-299361
審査官引用 (4件)
-
特開昭63-151047
-
特開昭63-299361
-
特開昭63-151047
前のページに戻る