特許

J-GLOBAL ID：200903092858043597

半導体集積回路装置およびその製造方法

発明者： 深田 晋一 ,  久保 真紀 ,  宮▲崎▼ 博史
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-328093
公開番号（公開出願番号）：特開2001-148383
出願日： 1999年11月18日
公開日（公表日）： 2001年05月29日
要約：

【要約】【課題】 メッキ法により堆積される導電性膜が接続孔内および配線溝内で剥離し、空隙が発生することを抑制する。【解決手段】 メッキ法による銅等の導電性膜の堆積とCMP法による研磨とによって、接続孔16a内および配線溝16b内に埋め込み配線を形成する過程の前に、接続孔16a内および配線溝16b内にタンタル等のバリア導体膜104および銅等のシード膜105を堆積し、続けてタンタル等の銅と金属化合物を形成しない材料、またほとんど銅に固溶しない材料からなるカバー導体膜106を切れ間ができるようにシード膜105の表面に堆積する。

請求項（抜粋）：

半導体基板の主面に形成された半導体素子の上部に堆積された絶縁膜の一部に形成された配線溝または接続孔に導電性膜が埋め込まれた半導体集積回路装置であって、前記導電性膜は、第1の導電性膜、第2の導電性膜、第3の導電性膜および主導電層となる導電性膜を順に堆積した積層膜からなることを特徴とする半導体集積回路装置。

FI (2件)：

H01L 21/88 R ,  H01L 21/88 M

Fターム (32件)：

5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK11 ,  5F033KK19 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033SS11 ,  5F033SS15 ,  5F033TT02 ,  5F033TT04 ,  5F033XX02 ,  5F033XX14