フリップチップ実装構造

発明者： , , ,
出願人/特許権者：
代理人 (1件)：西川惠清 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-226963
公開番号（公開出願番号）：特開2001-053111
出願日： 1999年08月10日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】バンプ間のショートを防止したフリップチップ実装構造を提供する。【解決手段】半導体素子1に設けた複数の素子側電極には半田バンプ3がそれぞれ形成されている。各半田バンプ3に対応する実装用基板2の部位には基板側電極4がそれぞれ形成されており、実装用基板2における各基板側電極4の間の部位には溝5が2条形成されている。ここで、半田バンプ3が形成された半導体素子1の面を実装用基板2に対向させ、半田バンプ3と実装用基板2に形成された基板側電極4の位置を合わせて、実装用基板2上に半導体素子1を載置した後、半田バンプ3を加熱、溶融させると、半導体素子1の素子側電極と実装用基板2の基板側電極4とが電気的且つ機械的に接続される。この時、余分な半田は基板側電極4からはみ出して、実装用基板2に設けた溝5内に流れ込むので、隣接する半田バンプ3間がショートするのを防止できる。

請求項（抜粋）：

半導体素子と、半導体素子に設けた複数の素子側電極がそれぞれ接合用金属を介して電気的且つ機械的に接合される基板側電極を複数有する実装用基板とで構成され、半導体素子又は実装用基板の内の少なくとも何れか一方に、素子実装時に余分な接合用金属が隣接する別の接合用金属に流出するのを防止する堰き止め部を設けたことを特徴とするフリップチップ実装構造。

IPC (5件)：

H01L 21/60 311 , B23K 1/14 , H01L 23/12 , H05K 1/18 , B23K101:42

FI (5件)：

H01L 21/60 311 S , B23K 1/14 B , H05K 1/18 L , H01L 23/12 F , H01L 23/12 L

Fターム (9件)：

5E336BC25 , 5E336BC34 , 5E336CC32 , 5E336CC36 , 5E336EE05 , 5E336GG12 , 5F044KK01 , 5F044KK16 , 5F044LL01

前のページに戻る