特許
J-GLOBAL ID：200903092882324149
自動利得制御回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
古澤 俊明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-270049
公開番号（公開出願番号）：特開2001-094826
出願日： 1999年09月24日
公開日（公表日）： 2001年04月06日
要約：
【要約】【課題】入力映像信号方式に依存せず、A/D変換器の入力レンジを有効に活用でき、AGC制御による振動を抑制できる自動利得制御回路を提供すること。【解決手段】 誤差検出部30でA/D変換器14の出力信号Vを設定値L1と比較し、L1<Vで差分を出力し、V≦L1で0を出力し、ピークレベル判別部32で1ライン毎に出力信号Vのピークレベルを検出して設定値L1、L2、L3と比較し、レベル範囲1、2、3、4の何れかを判別して判別信号1、2、3、4を出力し、積分入力制御部34では判別信号1、2で誤差検出部30の出力を出力し、判別信号3で固定値Kを出力し、判別信号4で0を出力し、出力値を積分しアナログ信号に変換して利得制御増幅器12へ出力する。Vが最適レベル範囲2(L2<V≦L1)のときに利得保持、高レベル範囲1(L1<V)のときに利得減衰、低レベル範囲3(L3<V≦L2)のときに利得増幅する。
請求項（抜粋）：
アナログの入力映像信号を利得制御電圧に応じた増幅度で増幅して出力する利得制御増幅器と、この利得制御増幅器の出力信号をディジタル信号に変換して出力するA/D変換器と、このA/D変換器の出力信号Vをレベル設定値L1と比較し、レベル設定値L1を超えたときには差分を出力し、超えないときには0を出力する誤差検出部と、一定期間毎に前記A/D変換器の出力信号Vのピークレベルを検出してレベル設定値L1、L2、L3(L3<L2<L1)と比較し、レベル範囲1(L1<V)、2(L2<V≦L1)、2(L3<V≦L2)又は4(V≦L3)の何れにあるかを判別して判別信号1、2、3又は4を出力するピークレベル判別部と、このピークレベル判別部の出力が判別信号1、2のときには前記誤差検出部の出力をそのまま出力し、判別信号3のときには予め設定された固定値K(≠0)を出力し、判別信号4のときには0を出力する積分入力制御部と、この積分入力制御部の出力値を積分する積分器と、この積分器の積分値をアナログ信号に変換し利得制御電圧として前記利得制御増幅器へ出力するD/A変換器とを具備してなることを特徴とする自動利得制御回路。
IPC (4件)：
H04N 5/14
, H03G 3/20
, H03M 1/18
, H04N 5/52
H04N 5/14 B
, H03G 3/20 A
, H03M 1/18
, H04N 5/52
5C021PA17
, 5C021PA53
, 5C021PA58
, 5C021PA62
, 5C021PA85
, 5C021PA86
, 5C021RA08
, 5C021RC03
, 5C021SA02
, 5C021XA04
, 5C026BA02
, 5C026BA14
, 5C026BA20
, 5J022BA08
, 5J022CC01
, 5J022CC02
, 5J022CF03
, 5J100JA01
, 5J100LA09
, 5J100LA11
, 5J100QA01
, 5J100SA03
