特許
J-GLOBAL ID：200903092887764708
半導体リレー
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-169775
公開番号（公開出願番号）：特開平11-017215
出願日： 1997年06月26日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】 出力用MOSFETの損傷を確実に防止する。【解決手段】 入力信号に応じて発光する発光素子1 と、発光素子1 の光を受光して光起電力を発生する受光素子2 と、受光素子2 により発生された光起電力が印加して電荷が充電されることにより低インピーダンス状態に変化する出力用MOSFET3 と、出力用MOSFET3 のゲートソース間に接続され出力用MOSFET3 の充放電を制御する制御手段50と、出力用MOSFET3 のソースに接続された過電流検知用抵抗4 と、過電流検知用抵抗4 の両端電圧が所定電圧以上になると出力用MOSFET3 のゲートソース間に充電された電荷を放電するよう低インピーダンス状態に変化するサイリスタ7 と、を備えた半導体リレーにおいて、サイリスタ7 のアノードカソード間に電流を流し得るよう発光素子3 からの光に基づいて低インピーダンス状態に変化するスイッチング素子10が設けられた構成にしてある。
請求項（抜粋）：
入力信号に応じて発光する発光素子と、発光素子の光を受光して光起電力を発生する受光素子と、受光素子により発生された光起電力が印加して電荷が充電されることによりゲートソース間電圧がしきい値を超えるとドレインソース間が高インピーダンス状態から低インピーダンス状態に変化する出力用MOSFETと、出力用MOSFETのゲートソース間に接続され受光素子による光起電力の発生時に高インピーダンス状態になるとともに光起電力の消失時に低インピーダンス状態になる制御用トランジスタを含み出力用MOSFETにおける電荷の充放電を制御する制御手段と、出力用MOSFETのソースに接続された過電流検知用抵抗と、過電流検知用抵抗の両端電圧が所定電圧以上になると出力用MOSFETのゲートソース間に充電された電荷を放電するようアノードカソード間が高インピーダンス状態から低インピーダンス状態に変化するサイリスタと、を備えた半導体リレーにおいて、前記サイリスタの前記アノードカソード間に電流を流し得るよう前記発光素子からの光に基づいて高インピーダンス状態から低インピーダンス状態に変化するスイッチング素子が設けられたことを特徴とする半導体リレー。
IPC (5件)：
H01L 31/12
, H01L 23/58
, H01L 27/04
, H01L 21/822
, H01L 29/74
H01L 31/12 F
, H01L 23/56 C
, H01L 27/04 H
, H01L 29/74 E
