特許
J-GLOBAL ID：200903092944832421
不揮発性半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平8-050530
公開番号（公開出願番号）：特開平9-245493
出願日： 1996年03月07日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】 隣接するビット線の一方の変化が他方に影響を与えることを防止できる不揮発性半導体記憶装置を提供する。【解決手段】 選択されたメモリセル(QM)の状態に応じて2通りの電流値を採り得る複数本のメモリビット線(BL0〜BL15)、参照電流値を採り得るリファレンスビット線(REF)、及び制御端子が共通接続されたカラムスイッチ(QCSW)、を夫々有する複数個のメモリブロック(MM0とCSW0〜MM15とCSW15)を有し、隣接メモリブロック間にはシールド電源線(20)を配置し、メモリブロック単位で前記カラムスイッチを選択するようにし、選択された一つのメモリブロックのビット線を各センスアンプ(SA0〜SA15)に割り振るようにする。
請求項（抜粋）：
ワード線によって選択されるメモリセルの状態に応じて2通りの電流値を採り得る複数本のメモリビット線、前記メモリビット線が採り得る2通りの電流値の間の参照電流値を採り得るリファレンスビット線、及び前記夫々のメモリビット線に設けられ制御端子が共通接続されたカラムスイッチ、を夫々有する複数個のメモリブロックと、隣接する前記メモリブロックの境界部分に配置されたシールド電源線と、アドレス信号をデコードして前記メモリブロック単位で前記カラムスイッチを選択するためのカラム選択信号を形成するカラムアドレスデコーダと、前記メモリブロックの個々に対応して配置され、一方の入力端子が、対応されるメモリブロックのリファレンスビット線に接続され、他方の入力端子が、各メモリブロックにおいて夫々排他的に割り当てられた1本のビット線にカラムスイッチを介して共通接続されたセンスアンプと、を備えて成るものであることを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 306 B
, G11C 17/00 309 J
