特許

J-GLOBAL ID：200903092956093551

半導体装置の製造方法および半導体装置

発明者： 野口 純司
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-384535
公開番号（公開出願番号）：特開2003-188254
出願日： 2001年12月18日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】 銅を主導体膜とする配線間の絶縁破壊耐性を向上させる。【解決手段】 銅の拡散に対してバリア性を有する導電性バリア膜17aおよび銅を主成分とする主導体膜18aを有する埋込第2層配線L2において、主導体膜18aの上部角に丸みを形成した。

請求項（抜粋）：

以下の工程を有することを特徴とする半導体装置の製造方法;(a)ウエハ上に第1絶縁膜を堆積する工程、(b)前記第1絶縁膜に配線開口部を形成する工程、(c)前記配線開口部内に、銅を主成分とする導体膜を含む配線を形成する工程、(d)前記配線の銅を主成分とする導体膜において前記配線開口部の開口側の角部にテーパを形成する工程、(e)前記第1絶縁膜および配線上に第2絶縁膜を堆積する工程。

IPC (2件)：

H01L 21/768 ,  H01L 21/3205

FI (2件)：

H01L 21/90 A ,  H01L 21/88 M

Fターム (76件)：

5F033HH04 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH23 ,  5F033HH25 ,  5F033HH27 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK04 ,  5F033KK11 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK23 ,  5F033KK25 ,  5F033KK27 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033LL04 ,  5F033MM05 ,  5F033MM07 ,  5F033MM08 ,  5F033MM13 ,  5F033NN07 ,  5F033NN08 ,  5F033PP06 ,  5F033PP15 ,  5F033PP21 ,  5F033PP22 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ47 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ96 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR11 ,  5F033RR15 ,  5F033RR21 ,  5F033RR25 ,  5F033SS02 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033TT08 ,  5F033VV16 ,  5F033XX01 ,  5F033XX03 ,  5F033XX10 ,  5F033XX14 ,  5F033XX18 ,  5F033XX20 ,  5F033XX21 ,  5F033XX24 ,  5F033XX28 ,  5F033XX34