特許
J-GLOBAL ID:200903092982468288

電力用半導体素子

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-298311
公開番号(公開出願番号):特開2003-101022
出願日: 2001年09月27日
公開日(公表日): 2003年04月04日
要約:
【要約】【課題】 スーパージャンクション構造によりオン抵抗を下げ、内蔵ダイオードの逆回復特性がソフトなリカバリー波形となるパワーMOSFETを提供する。【解決手段】 パワーMOSFETにおいて、n層3とpリサーフ層4で形成される縦型スーパージャンクション構造のドレイン側にn-ドリフト層2を挿入し、高電圧を加えた時にn層3とpリサーフ層4が完全に空乏化し、n-ドリフト層2の不純物濃度はn層3の不純物濃度よりも低い。
請求項(抜粋):
第1導電型の第1の半導体層と、前記第1の半導体層上に形成され、深さ方向とは直交する方向の面内で周期的に配置された第1導電型の第2の半導体層および第2導電型の第3の半導体層と、前記第1の半導体層に電気的に接続された第1の主電極と、前記第2の半導体層と第3の半導体層表面に選択的に形成された第2導電型の第4の半導体層と、前記第4の半導体層の表面に選択的に形成された第1導電型の第5の半導体層と、前記第4の半導体層および第5の半導体層の各表面に接合するように形成された第2の主電極と、前記第4の半導体層と、第5の半導体層、第2の半導体層のそれぞれにゲート絶縁膜を介して形成された制御電極とを具備し、前記第1の主電極と第2の主電極との間に所定の電圧を加えた時に前記第2の半導体層と第3の半導体層が完全に空乏化し、前記第1の半導体層の不純物濃度が第2の半導体層の不純物濃度よりも低いことを特徴とする電力用半導体素子。
IPC (2件):
H01L 29/78 652 ,  H01L 29/78
FI (4件):
H01L 29/78 652 H ,  H01L 29/78 652 D ,  H01L 29/78 652 T ,  H01L 29/78 301 D
Fターム (13件):
5F140AA00 ,  5F140AA30 ,  5F140AC21 ,  5F140AC23 ,  5F140AC24 ,  5F140BA02 ,  5F140BA06 ,  5F140BF43 ,  5F140BH01 ,  5F140BH12 ,  5F140BH13 ,  5F140BH30 ,  5F140BH34
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る