特許
J-GLOBAL ID：200903092993389487
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-232166
公開番号（公開出願番号）：特開平6-084948
出願日： 1992年08月31日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 低ピンチオフ電圧を有する接合型電界効果トランジスタのチャンネル抵抗を低下させ、安定して形成できるようにする。【構成】 チャンネル領域をより高濃度のゲート領域により挟持する。
請求項（抜粋）：
一導電型半導体基板(1)と、この一導電型半導体基板上に形成された逆導電型半導体層(2、3)と、この逆導電型半導体層(2、3)の表面に設けられた第一の一導電型半導体領域(7)および第二の一導電型半導体領域(7a)と、前記逆導電型半導体層(2、3)内に埋め込まれ前記第一の一導電型半導体領域(7)および前記第二の一導電型半導体領域(7a)に接続する第三の一導電型半導体領域(8)と、この第三の一導電型半導体領域(8)を挟んで上層に設けられた第一の逆導電型半導体領域(9)および下層に設けられた第二の逆導電型半導体領域(9a)と、前記逆導電型半導体層(2、3)の表面に設けられた絶縁膜(5)と、前記逆導電型半導体層(2、3)、および前記第一の逆導電型半導体領域(9)と前記第一の一導電型半導体領域(7)および前記第二の一導電型半導体領域(7a)との表面に設けられた絶縁膜(5)の開口(10、10a、10b)を介して各々の領域と接続された電極(11、11a、11b)とを備えたことを特徴とする半導体装置。
IPC (4件)：
H01L 21/337
, H01L 29/808
, H01L 21/338
, H01L 29/812
H01L 29/80 C
, H01L 29/80 F
