特許

J-GLOBAL ID：200903092995055292

半導体集積回路装置

発明者： 伊藤 満博
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-069780
公開番号（公開出願番号）：特開2001-257346
出願日： 2000年03月14日
公開日（公表日）： 2001年09月21日
要約：

【要約】【課題】 MISFETのゲート電極とソース、ドレインとの間に生ずる寄生容量に起因した信号遅延を回避することのできる技術を提供する。【解決手段】 MISFETのゲート電極6の側壁に形成されるサイドウォールスペーサ7を、SiOF膜によって構成する。

請求項（抜粋）：

ゲート電極の側壁にSiOF膜が設けられたMISトランジスタを有することを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/316

FI (3件)：

H01L 21/316 X ,  H01L 29/78 301 L ,  H01L 29/78 301 N

Fターム (23件)：

5F040DA11 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040EF02 ,  5F040EK01 ,  5F040EL02 ,  5F040FA04 ,  5F040FA07 ,  5F040FA10 ,  5F040FB02 ,  5F040FB04 ,  5F040FC02 ,  5F058BA20 ,  5F058BC02 ,  5F058BC04 ,  5F058BD04 ,  5F058BD06 ,  5F058BD10 ,  5F058BF02 ,  5F058BF07 ,  5F058BJ07