特許

J-GLOBAL ID：200903092995489438

半導体記憶装置

発明者： 古河 雅行
出願人/特許権者： 三洋電機株式会社 ,  鳥取三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2001-236432
公開番号（公開出願番号）：特開2003-051556
出願日： 2001年08月03日
公開日（公表日）： 2003年02月21日
要約：

【要約】【課題】 ガラス基板上に記憶素子を形成し、マスクROMとする。【解決手段】 チャネルドープではなく、活性層の不純物領域への注入イオン種によって情報を書き込む。各記憶素子は、一対の薄膜トランジスタからなる。これらを互いに同じ導電型とするか異なる導電型とするかによって「1」を記憶する記憶素子と「0」を記憶する記憶素子を作り分ける。また、不純物領域に隣接して書き込み不純物領域を設け、薄膜トランジスタと直列にダイオードを形成するか否かによって作り分けることもできる。これらの素子は、ゲート電極を通してイオン注入せずに作成することが出来るため、ガラス基板上にマスクROMを作り込むことができるようになる。また、薄膜トランジスタの配線コンタクトホールを形成するか否かによって作り分けることも出来る。

請求項（抜粋）：

複数の記憶素子が配列され、それぞれの該記憶素子の導通特性の差によって2値のデータを書き込む半導体記憶装置において、前記記憶素子は、活性層、該活性層とゲート絶縁膜を挟んで対向するゲート電極を有する1対の薄膜トランジスタを有し、前記1対の薄膜トランジスタは、互いに直列に接続され、ゲート電極に共通のゲート電圧が入力され、前記記憶素子は、前記1対の薄膜トランジスタが同じ導電型である場合と異なる導電型である場合とで2値を記憶することを特徴とする半導体記憶装置。

IPC (3件)：

H01L 21/8246 ,  H01L 27/112 ,  H01L 29/786

FI (2件)：

H01L 27/10 433 ,  H01L 29/78 613 B

Fターム (24件)：

5F083CR02 ,  5F083CR03 ,  5F083HA02 ,  5F083NA08 ,  5F083PR36 ,  5F083ZA21 ,  5F110AA30 ,  5F110BB04 ,  5F110BB05 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110EE04 ,  5F110EE28 ,  5F110EE44 ,  5F110FF29 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110HJ01 ,  5F110HJ13 ,  5F110NN71 ,  5F110PP03