特許
J-GLOBAL ID:200903093018795080

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 一雄 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-210443
公開番号(公開出願番号):特開平6-061195
出願日: 1992年08月06日
公開日(公表日): 1994年03月04日
要約:
【要約】【目的】 配線層上に形成される層間絶縁膜中に空胴ができるのを可及的に防止するとともに高速の半導体装置を得る。【構成】 半導体基板上に形成された配線層を反応性イオンエッチング法を用いてパターニングする際に半導体基板を所定温度に保って行うことを特徴とする。
請求項(抜粋):
半導体基板上に形成された配線層を反応性イオンエッチング法を用いてパターニングする際に前記半導体基板を所定温度に保って行うことを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/302 ,  H01L 21/3205
FI (2件):
H01L 21/88 D ,  H01L 21/88 F
引用特許:
審査官引用 (4件)
  • 特開昭63-238288
  • 特開昭63-296354
  • 特開昭64-032633
全件表示

前のページに戻る