特許
J-GLOBAL ID：200903093018845796
半導体装置の製造方法及び鍍金装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-184432
公開番号（公開出願番号）：特開平5-029322
出願日： 1991年07月24日
公開日（公表日）： 1993年02月05日
要約：
【要約】 (修正有)【目的】 ウェーハ裏面研削時にウェーハ厚みの均一性を向上させ、チップ分割用のブレードの目づまりを抑えられ、信頼性の高い半導体装置を得る。【構成】 ウェーハ1表面に鍍金用電極2を形成し、電極2を覆うように第1の絶縁性膜4を形成し、鍍金する際、鍍金装置のコンタクトピン3が接触される電極2部分を少なくとも残すように絶縁性膜4をパターニングして絶縁性膜パターン4aを形成し、絶縁性膜パターン4aと電極2を覆うように第2の絶縁性膜をし、ピン3が接触される電極2部分の絶縁性膜パターン4a及び鍍金される電極2部分が露出されるように第2の絶縁性膜をパターニングして第2の絶縁性膜パターン5を形成し、両絶縁性膜パターン4a、5をマスクとし、ピン3を絶縁性膜パターン4aを突き破って電極2と接触させ、鍍金により電極2上に鍍金層6を形成する。
請求項（抜粋）：
ウェーハ(1)表面に鍍金用電極(2)を形成する工程と、次いで、該鍍金用電極(2)を覆うように第1の絶縁性膜(4)を形成する工程と、次いで、鍍金する際、鍍金装置のコンタクトピン(3)が接触される該鍍金用電極(2)部分を少なくとも残すように該第1の絶縁性膜(4)をパターニングして第1の絶縁性膜パターン(4a)を形成する工程と、次いで、該第1の絶縁性膜パターン(4a)及び該鍍金用電極(2)を覆うように第2の絶縁性膜を形成する工程と、次いで、該コンタクトピン(3)が接触される該鍍金用電極(2)部分の該第1の絶縁性膜パターン(4a)及び鍍金される鍍金用電極(2)部分が露出されるように該第2の絶縁性膜をパターニングして第2の絶縁性膜パターン(5)を形成する工程と、次いで、該第1、第2の絶縁性膜パターン(4a、5)をマスクとし、該コンタクトピン(3)を該第1の絶縁性膜パターン(4a)を突き破って該鍍金用電極(2)と接触させ、鍍金により該鍍金用電極(2)上に鍍金層(6)を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/321
, H01L 21/288
