特許

J-GLOBAL ID：200903093020016608

不揮発性半導体メモリ装置及びその駆動方法

発明者： 奥田 寧
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-221234
公開番号（公開出願番号）：特開2000-058681
出願日： 1998年08月05日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】 書き込み・消去が低電圧化・低消費電流化され、信頼性の劣化の少ない不揮発性半導体メモリ装置及びその駆動方法を提供する。【解決手段】 メモリトランジスタ101は、第1トンネル障壁膜5を介して電荷蓄積電極12と対向する電荷移動層6と、第2トンネル障壁膜7を介して電荷移動層6と対向する電荷供給電極8と、記憶制御ゲート絶縁膜10を介して電荷移動層6の全側面を囲む記憶制御ゲート電極11とを有するデータ記憶部103を備えている。また、選択トランジスタ102も設けられている。電荷蓄積電極12と電荷供給電極8との間の電位差と、記憶制御ゲート電極11の電位によって、電荷蓄積電極12と電荷供給電極8との間の電荷の移動を制御してデータの書き込み,消去を行ない、電荷蓄積電極12の電荷量に対応したメモリトランジスタ101の電流特性の変化によってデータを読み出す。

請求項（抜粋）：

電荷の蓄積が可能に構成された第1導電層と、上記第1導電層に対向して設けられた第2導電層と、上記第1導電層と第2導電層との間に介設され、電荷の移動が可能に構成された電荷移動層と、上記電荷移動層の側方に設けられた記憶制御ゲート電極と、上記記憶制御ゲート電極と上記電荷移動層との間に介設された記憶制御ゲート絶縁膜とを有するデータ記憶部が配置された不揮発性半導体メモリ装置であって、上記電荷移動層を介して上記第1導電層と上記第2導電層との間で、上記第1導電層,第2導電層及び上記記憶制御ゲート電極の電位に応じた電荷の移動が可能に、かつ、上記第1導電層と上記第2導電層との電荷分布に対応したデータを記憶することが可能に構成されていることを特徴とする不揮発性半導体メモリ装置。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/04 ,  H01L 27/115

FI (3件)：

H01L 29/78 371 ,  G11C 17/00 621 Z ,  H01L 27/10 434

Fターム (50件)：

5B025AA01 ,  5B025AB01 ,  5B025AC02 ,  5B025AE06 ,  5B025AE07 ,  5B025AE08 ,  5F001AA02 ,  5F001AB02 ,  5F001AB30 ,  5F001AC02 ,  5F001AC04 ,  5F001AD04 ,  5F001AD12 ,  5F001AD41 ,  5F001AD52 ,  5F001AD62 ,  5F001AE02 ,  5F001AE08 ,  5F001AF06 ,  5F001AF07 ,  5F001AF10 ,  5F001AF25 ,  5F001AG10 ,  5F001AG12 ,  5F001AG21 ,  5F001AG22 ,  5F001AG32 ,  5F083EP02 ,  5F083EP22 ,  5F083EP32 ,  5F083EP43 ,  5F083ER02 ,  5F083ER03 ,  5F083ER08 ,  5F083ER13 ,  5F083ER14 ,  5F083ER18 ,  5F083ER21 ,  5F083GA05 ,  5F083GA21 ,  5F083GA30 ,  5F083JA02 ,  5F083JA33 ,  5F083KA01 ,  5F083KA05 ,  5F083NA02 ,  5F083PR03 ,  5F083PR12 ,  5F083PR21 ,  5F083PR36