特許

J-GLOBAL ID：200903093028207038

論理シミュレータ

発明者： 庄野 敏之 ,  冨田 泰弘 ,  米澤 浩和
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-027942
公開番号（公開出願番号）：特開平7-239865
出願日： 1994年02月25日
公開日（公表日）： 1995年09月12日
要約：

【要約】【目的】 LSIの論理回路のタイミング検証に用いる論理シミュレータにおいて、論理セルのスイッチング時の電圧変動による遅延時間に対する影響を考慮した精度の高い論理シミュレータを提供する。【構成】 論理セルの遅延時間を電源端子電圧の関数として決定する遅延時間定義手段103と、レイアウト108から電源配線のインピーダンス値117を求めるインピーダンス抽出手段116と、インピーダンス値117と論理セルのスイッチング時間情報107と論理セルの電流特性112とから電源端子電圧を計算する電源端子電圧計算手段118とを備える。

請求項（抜粋）：

複数の論理セルにより構成される被シミュレーション回路に対して前記遅延時間定義手段より生成される遅延時間情報を用いてタイミングシミュレーションを実行し、前記論理セルのスイッチング時刻を出力するタイミングシミュレーション手段と、前記被シミュレーション回路のレイアウトから電源配線の等価回路を求めて、前記論理セルの電源端子のインピーダンス成分を計算するインピーダンス抽出手段と、前記論理セルのスイッチング時刻と前記インピーダンス成分と前記論理セルの電源電圧に対する電流特性を用いて、前記論理ゲートの電源端子の電圧を求める電源端子電圧計算手段と、論理セルの遅延時間を電源端子電圧の関数として決定する遅延時間定義手段とを備え、レイアウト後に実行するタイミングシミュレーションにおいて前記論理セルの電源端子電圧を、前記遅延時間定義手段に注釈してタイミングシミュレーションを行うことを特徴とする論理シミュレータ。