特許

J-GLOBAL ID：200903093037914812

半導体パッケージ

発明者： 五代儀 靖 ,  矢野 圭一 ,  門馬 旬 ,  安本 恭章 ,  浅井 博紀
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-038998
公開番号（公開出願番号）：特開平10-242322
出願日： 1997年02月24日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】 セラミックスパッケージによる高放熱性特性等を損うことなく、狭ピッチ配線への対応およびパッケージ外形の小形化、実装ボードとの接続部信頼性の向上、パッケージ製造コストの低減等を図る。【解決手段】 上面2a側に半導体素子6が搭載され、かつバイアホール型の内部配線層3を有するセラミックス基板2をパッケージ本体として用いる。セラミックス基板2の素子搭載面2aには、内部配線層3の一方の端部と電気的に接続された導体層8を有する第1の樹脂フィルム9を接合し、この導体層8と半導体素子6とを電気的に接続する。セラミックス基板2の下面2bには、内部配線層3の他方の端部に対応してスルーホール14が設けられた第2の樹脂フィルム13を接合する。導体ボール17からなる外部接続端子は、スルーホール14内に充填された接続用導体16により接続固定する。

請求項（抜粋）：

半導体素子が搭載される第1の主面と、外部接続端子の形成面となる第2の主面とを有し、かつ内部配線層が設けられたセラミックス基板からなるパッケージ本体と、前記セラミックス基板の第1および第2の主面にそれぞれ接合された第1および第2の樹脂基材と、少なくとも前記セラミックス基板の第1の主面に接合された前記第1の樹脂基材に設けられ、前記内部配線層と電気的に接続された導体層と、前記セラミックス基板の第1の主面側に搭載され、前記第1の樹脂基材の導体層と電気的に接続された半導体素子と、前記内部配線層と電気的に接続され、前記第2の樹脂基材を介して前記セラミックス基板の第2の主面側に形成された外部接続端子とを具備することを特徴とする半導体パッケージ。

IPC (2件)：

H01L 23/12 ,  H01L 23/13

FI (4件)：

H01L 23/12 J ,  H01L 23/12 C ,  H01L 23/12 N ,  H01L 23/12 L