特許

J-GLOBAL ID：200903093055133194

スイッチドキャパシタフィルタ装置

発明者： 山根 政憲
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-003041
公開番号（公開出願番号）：特開平9-199994
出願日： 1996年01月11日
公開日（公表日）： 1997年07月31日
要約：

【要約】【課題】 たとえ複数のスイッチドキャパシタフィルタ(SCF)8a,8bが同一基板9上に組込まれていたとしても、各SCFからの各出力信号b1 ,b2のS/Nを向上させる。【解決手段】 各入力信号a1 ,a2 が入力信号路12a,12bを介して入力される同一フィルタ特性を有する複数のSCF8a,8bと、この各SCFに対してフィルタ特性を規定する同一周波数のクロック信号を送出するクロック信号発生回路10と、クロック信号発生回路及び各SCFに駆動電源を供給するための電源供給路11と、各SCF、クロック信号発生回路、各入力信号路及び電源供給路が実装される基板9をと備えたスイッチドキャパシタフィルタ装置において、各SCFに供給する各クロック信号相互間の位相をクロック信号の立上り・立下り特性で定まる所定要時間Δτ以上ずらせる。

請求項（抜粋）：

それぞれ入力信号路を介して各入力信号が入力される同一フィルタ特性を有する複数のスイッチドキャパシタフィルタと、この各スイッチドキャパシタフィルタに対して前記フィルタ特性を規定する同一周波数のクロック信号を送出するクロック信号発生回路と、前記クロック信号発生回路及び各スイッチドキャパシタフィルタに駆動電源を供給するための電源供給路と、前記各スイッチドキャパシタフィルタ、クロック信号発生回路、各入力信号路及び電源供給路が実装される基板とを備えたスイッチドキャパシタフィルタ装置において、前記各スイッチドキャパシタフィルタに供給する各クロック信号相互間の位相を前記クロック信号の立上り・立下り特性で定まる所定時間以上ずらすことを特徴とするスイッチドキャパシタフィルタ装置。