特許
J-GLOBAL ID：200903093066091132
半導体集積回路装置及びそのレイアウト方法及び装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-171821
公開番号（公開出願番号）：特開2001-007209
出願日： 1999年06月18日
公開日（公表日）： 2001年01月12日
要約：
【要約】【課題】プリミティブセルのグリッド本数を任意に選択することを可能としレイアウト面積の最小化を図る半導体集積回路装置及びそのレイアウト設計方法並びに装置の提供。【解決手段】プリミティブセルが、該プリミティブセルに固有の機能を実現する回路が構成されるコア部と、前記コア部と電源配線との電気的接続及びプリミティブセル間の前記コア部相互の電気的接続を行う電源配線部を備え、プリミティブセル単位に、固有の機能を実現する回路が構成されるコア部を同一構成とし、電源配線部が、配置可能な信号本数が互いに異なる複数種の電源配線部よりなるプリミティブセル小群を用意しておき、レイアウト時、前記プリミティブセル小群から電源配線部として配置可能な信号本数をもつプリミティブセルを選択して配置する。
請求項（抜粋）：
複数のプリミティブセルを配置し電気的に接続してなる半導体集積回路装置において、前記プリミティブセルが、該プリミティブセルに固有の機能を実現する回路を含むコア部と、前記コア部と電源配線との電気的接続及びプリミティブセル間の前記コア部相互の電気的接続を行う配線の本数が最適に選択される構成とされた電源配線部と、を備えたことを特徴とする半導体集積回路装置。
IPC (3件)：
H01L 21/82
, H01L 27/04
, H01L 21/822
H01L 21/82 W
, H01L 27/04 D
5F038CA03
, 5F038CD02
, 5F038EZ09
, 5F038EZ20
, 5F064AA04
, 5F064DD03
, 5F064DD04
, 5F064DD25
, 5F064EE52
, 5F064HH12
