特許
J-GLOBAL ID：200903093090344173
画像装置
発明者：
出願人/特許権者：
代理人 (1件)：
塩入 明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-240522
公開番号（公開出願番号）：特開平7-068846
出願日： 1993年08月31日
公開日（公表日）： 1995年03月14日
要約：
【要約】【目的】 高速データ転送モードと低速データ転送モードとの互換性があり、かつ高速データ転送が容易なため、スムージングや階調処理、印画速度の向上等に容易に対応できるようにする。【構成】 2ビットのパラレル入力ポートを設け、シフトレジスタ2には入力ポートを(R1,L1)と(R2,L2)の2組設ける。さらに32ビットカウンタ20を設け、シリアル入力モードでは入力ポート(R1,L1)からシフトレジスタ2に入力し、カウンタ20の信号を1/2分周して、右シフト入力か左シフト入力かを切り替え、ラッチ信号を発生させ、ストローブ要求信号やブロック選択信号を発生させる。2ビットパラレル入力モードでは、2組の入力ポート(R1,L1),(R2,L2)を用い、1/2分周を省略して32クロック単位で、シフトレジスタ2への入力方向を切り替え、ラッチ信号を発生させ、ストローブ要求信号やブロック選択信号を発生させる
請求項（抜粋）：
N個の画像素子をM個のブロックに分割し、K個ずつ駆動する(K≒N/M)ようにした画像装置において、nビットパラレルの入出力ポートと、容量が少なくともKビットで、nビットパラレルの入出力と、Kビットパラレルの入出力とを備えたシフトレジスタと、前記シフトレジスタのnビットパラレルの入出力を、前記nビットパラレルの入出力ポートに接続するためのゲートと、前記画像素子をK個ずつ、前記Kビットパラレルの入出力を介し、シフトレジスタに接続するためのブロック選択手段と、クロック信号の供給手段とを設けるとともに、前記入出力ポートを、nビットパラレル転送モードと、1ビットシリアル転送モードとに切り替えるための手段を設けて、前記ゲートにより、前記入出力ポートと前記シフトレジスタとの接続を、nビットパラレル転送と1ビットシリアル転送とに切り替え、前記ブロック選択手段は、クロック信号の数をカウントして、nビットパラレル転送モードでは少なくともK/n個のクロック信号をカウントする毎にブロック選択信号を発生し、1ビットシリアル転送モードでは少なくともK個のクロック信号をカウントする毎にブロック選択信号を発生するように構成したことを特徴とする、画像装置。
IPC (3件)：
B41J 2/51
, B41J 2/355
, G02F 1/133 505
B41J 3/10 101 E
, B41J 3/20 114 A
