特許

J-GLOBAL ID：200903093090497700

入出力バッファ回路

発明者： 西尾 洋二 ,  岩村 将弘 ,  細野 智久 ,  原 英夫
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平5-211787
公開番号（公開出願番号）：特開平7-066710
出願日： 1993年08月26日
公開日（公表日）： 1995年03月10日
要約：

【要約】 (修正有)【目的】自身の電源電圧より高い電源電圧レベルデバイスとの間で入出力を行う入出力バッファ回路において、リ-ク電流を排除する。【構成】入出力端子7に”L”レベルを出力する場合、入出力コントロ-ル回路11によって、出力回路13のPMOS P1のゲ-ト端子には、”H”レベルが印加され、NMOS N02のゲ-ト端子にはVcc1レベルが印加される。この結果、PMOS P1はオフし、NMOS N02はオンするので、入出力端子7は”L”レベルになる。同時にPMOS P3がオンし、PMOS P1のゲ-ト端子は、Vcc1レベルまで上昇するので、PMOS P1は完全にオフとなり、リ-ク電流は流れない。一方、入出力端子7に”H”レベルが入力される場合も、PMOS P1は完全にオフし、入出力端子7からPMOS P1を介して、電源Vcc1へのリ-クパスが遮断される。

請求項（抜粋）：

第1の電源と、第1の電源電圧より高い電圧の第2の電源と、外部端子と、前記外部端子にハイレベルの信号を出力する場合にのみ接地電位電圧となり他の場合には前記第1の電源電圧となる第1のノ-ドと、前記外部端子にロウレベルの信号を出力する場合にのみ前記第1の電源電圧となり他の場合には接地電位電圧となる第2のノ-ドとを備え、ソ-ス端子およびドレイン端子を、それぞれMOSトランジスタの端とした場合に、一端を前記第1の電源に接続し、他端を前記外部端子に接続し、N型の基板ウエルを第2の電源に接続した第1のPMOSトランジスタと、一端を前記第1のPMOSトランジスタのゲ-ト端子に接続し、他端を前記外部端子に接続し、ゲ-ト端子を第1の電源に接続し、N型の基板ウエルを第2の電源に接続した第2のPMOSトランジスタと、一端を前記第1のPMOSトランジスタのゲ-ト端子に接続し、他端を前記第1のノ-ドに接続し、ゲ-ト端子を前記外部端子に接続し、N型の基板ウエルを第2の電源に接続した第3のPMOSトランジスタと、一端を前記第1のPMOSトランジスタのゲ-ト端子に接続し、他端を前記第1のノ-ドに接続し、ゲ-ト端子を第1の電源に接続した第1のNMOSトランジスタと、一端を接地電位に接続し、ゲ-ト端子を前記第2のノ-ドに接続した第2のNMOSトランジスタと、一端を前記外部端子に接続し、他端を前記第2のNMOSトランジスタの接地電位に接続していない一端に接続し、ゲ-ト端子を第1の電源に接続した第3のNMOSトランジスタとを有することを特徴とする出力バッファ回路。

IPC (5件)：

H03K 19/0175 ,  G06F 3/00 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 19/003

FI (2件)：

H03K 19/00 101 S ,  H01L 27/08 321 L