特許

J-GLOBAL ID：200903093091298450

半導体装置およびその製造方法

発明者： 勝又 康弘
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-000137
公開番号（公開出願番号）：特開2001-189320
出願日： 2000年01月04日
公開日（公表日）： 2001年07月10日
要約：

【要約】【課題】 より高い遮断周波数を有するSiGeヘテロ接合バイポーラトランジスタを提供する。【解決手段】 n型第1半導体層が露出した基板表面上に、前記第1半導体層よりバンドギャップの狭い第2半導体層と前記第2半導体層よりバンドギャップの広い第3半導体層を積層形成する工程と、基板表面よりp型不純物を添加し、第2半導体層より浅いp型不純物添加領域を形成する工程と、前記第3半導体層表面を覆う絶縁層を形成する工程と、前記絶縁層に前記第3半導体層表面が底部に露出する開口を形成する工程と、前記開口を介して底部露出面よりn型不純物を添加し、主に第3半導体層中にエミッタ領域を形成する工程とを有し、p型不純物添加領域であるベース領域が、エミッタ領域形成終了時においても、前記べース領域の底部が第2半導体層内に止まるようにする。

請求項（抜粋）：

第1導電型の第1半導体層と、前記第1半導体層上に形成された、前記第1半導体層よりバンドギャップが狭く、かつ深さ方向に対してバンドギャップ傾斜を有する第2半導体層と、前記第2半導体層上に形成された、前記第2半導体層より広いバンドギャップを有する第3半導体層と、前記第3半導体層から前記第2半導体層にかけて、底部が第1半導体層に達しないように形成された第2導電型不純物領域であるベース領域と前記ベース領域内の上層部に露出表面を有するように形成された第1導電型不純物拡散領域であるエミッタ領域とを有する半導体装置。

IPC (3件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/165

FI (2件)：

H01L 29/165 ,  H01L 29/72

Fターム (18件)：

5F003AP00 ,  5F003AP05 ,  5F003BA97 ,  5F003BB01 ,  5F003BB04 ,  5F003BB05 ,  5F003BC08 ,  5F003BE04 ,  5F003BE07 ,  5F003BE08 ,  5F003BF06 ,  5F003BH06 ,  5F003BM01 ,  5F003BP03 ,  5F003BP07 ,  5F003BP21 ,  5F003BP31 ,  5F003BP33