特許
J-GLOBAL ID：200903093091702464
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平9-025695
公開番号（公開出願番号）：特開平10-222418
出願日： 1997年02月10日
公開日（公表日）： 1998年08月21日
要約：
【要約】【課題】 不揮発性メモリの書き込み時間をマシンサイクルと同一にでき、その書き込みアドレスおよびデータを保持せずに書き込みができるマイクロコンピュータを提供する。【解決手段】 半導体チップ100の外部から供給される外部クロックCLK を分周して、消去および書き込み可能な不揮発性メモリ111に対する書き込み用クロックWCLKと消去用クロックDCLKとを生成するクロック分周回路106と、クロック分周回路106からの書き込み用クロックWCLKと消去用クロックDCLKの一方を選択して低速クロックLCLKとして出力するセレクタ107と、セレクタ107からの低速クロックLCLKと外部クロックCLK である高速クロックHCLKの一方を選択して、CPU101における演算処理タイミングの同期をとるためのCPUクロックCCLKとして出力するクロック同期化回路105とを備える。
請求項（抜粋）：
単一の半導体チップ上に形成され、データの消去および書き込みが可能な不揮発性メモリと、汎用レジスタを有し、前記半導体チップの外部から供給される外部クロックに基づくCPUクロックに同期して演算処理し、前記不揮発性メモリに対する書き込みを制御するとともに、前記半導体チップの外部に設けられるシリアルデータ転送手段へデータ転送の同期をとるための転送要求信号を送出し、その転送要求信号に対応して前記シリアルデータ転送手段から送出されるデータ転送の完了を示すための転送確認信号を受信する中央処理装置と、前記中央処理装置とデータをアクセスするための内蔵メモリとを備えたマイクロコンピュータであって、前記外部クロックを分周して、前記不揮発性メモリに対する書き込み用クロックと消去用クロックとを生成するクロック分周回路と、前記クロック分周回路からの書き込み用クロックと消去用クロックの一方を選択して低速クロックとして出力するセレクタと、前記セレクタからの低速クロックと外部クロックからなる高速クロックの一方を選択して、前記CPUクロックとして出力するクロック同期化回路と、前記セレクタの選択制御と前記クロック同期化回路の選択制御とを行なうための制御レジスタと、前記シリアルデータ転送手段との間で前記転送要求信号および転送確認信号に基づいてシリアル通信を行なうためのシリアルインターフェースと、前記中央処理装置に対してデータを転送するために、前記不揮発性メモリと内蔵メモリとシリアルインターフェースとを前記中央処理装置へ相互接続するためのCPUバスとを備えたマイクロコンピュータ。
IPC (2件)：
G06F 12/00 560
, G06F 15/78 510
G06F 12/00 560 A
, G06F 15/78 510 P
