特許
J-GLOBAL ID:200903093094153054
半導体装置およびその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-024889
公開番号(公開出願番号):特開2000-223568
出願日: 1999年02月02日
公開日(公表日): 2000年08月11日
要約:
【要約】【課題】 ゲート配線抵抗の上昇を防止することでトランジスタの駆動能力の低下を防止する半導体装置およびその製造方法を提供する。【解決手段】 MOSトランジスタ10のゲート電極層6に達するコンタクトホール11a内のみであってその底部にのみ位置するシリサイド層7aが、ゲート電極層6と直接接するように形成されている。
請求項(抜粋):
パターニングされており、かつシリコン層を含む導電層と、前記導電層を覆い、かつ前記導電層に達する第1の孔を有する絶縁層と、前記導電層と接するように、前記第1の孔内にのみ形成され、かつ前記第1の孔の底部にのみ位置する第1のシリサイド層と、前記第1の孔を通じて前記第1のシリサイド層と電気的に接続された第1の配線層とを備えた、半導体装置。
IPC (4件):
H01L 21/768
, H01L 21/28 301
, H01L 29/78
, H01L 21/336
FI (3件):
H01L 21/90 C
, H01L 21/28 301 S
, H01L 29/78 301 P
Fターム (58件):
4M104AA01
, 4M104BB01
, 4M104BB20
, 4M104BB25
, 4M104BB28
, 4M104BB40
, 4M104CC01
, 4M104CC05
, 4M104DD78
, 4M104DD84
, 4M104FF14
, 4M104FF18
, 4M104FF22
, 4M104GG06
, 4M104GG09
, 4M104HH04
, 4M104HH15
, 5F033HH08
, 5F033JJ19
, 5F033JJ25
, 5F033JJ27
, 5F033JJ28
, 5F033JJ33
, 5F033KK01
, 5F033KK04
, 5F033KK25
, 5F033KK27
, 5F033KK28
, 5F033MM07
, 5F033NN03
, 5F033NN06
, 5F033NN07
, 5F033PP15
, 5F033QQ08
, 5F033QQ09
, 5F033QQ16
, 5F033QQ37
, 5F033QQ70
, 5F033QQ73
, 5F033RR04
, 5F033RR15
, 5F033TT08
, 5F033XX01
, 5F033XX09
, 5F033XX28
, 5F040DA10
, 5F040DA20
, 5F040DB01
, 5F040DC01
, 5F040EC01
, 5F040EC07
, 5F040EC13
, 5F040EC26
, 5F040EF02
, 5F040EH07
, 5F040FA05
, 5F040FB04
, 5F040FC19
前のページに戻る