薄膜半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴木喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-166020
公開番号（公開出願番号）：特開平6-013407
出願日： 1992年06月24日
公開日（公表日）： 1994年01月21日
要約：

【要約】【目的】高いオン電流を確保したまま薄膜トランジスタのオフリーク電流を低減することを目的とする。【構成】メインゲート電極上に第2の絶縁膜を成膜し、これにゲートコンタクトホールを形成してメインゲート電極と導通したサブゲート電極を設ける。または、テーパー形状のメインゲート電極を形成しそれを直接酸化させることによって第2の絶縁膜を形成し、ゲートコンタクトホールをあけてからサブゲート電極を形成する。サブゲート電極はメインゲート電極を完全にオーバーラップするように形成する。さらに、サブゲート電極をマスクとしてイオン注入をおこなってソース、ドレイン領域を形成する。また、メインゲート電極をマスクとしてLDD領域を形成してもよい。【効果】大きなオン電流を確保したままでオフリーク電流の低減が実現された。端子数は従来同様3端子である。

請求項（抜粋）：

ソース領域、ドレイン領域、ゲート絶縁膜およびゲート電極を有するプレーナー型薄膜半導体装置において、ゲート絶縁膜の上にメインゲート電極を有し、該メインゲート電極のうえにコンタクトホールを有する第2の絶縁膜をはさんで前記メインゲート電極と電気的に導通されたサブゲート電極を有し、該サブゲート電極をマスクとして自己整合的にソース領域およびドレイン領域が形成されていることを特徴とする薄膜半導体装置。

IPC (2件)：

H01L 21/336 , H01L 29/784

FI (2件)：

H01L 29/78 311 P , H01L 29/78 311 G

引用特許：

審査官引用 (3件)

特開平3-254157
特開平3-060165
薄膜トランジスタ
公報種別：公開公報出願番号：特願平3-242410 出願人：富士ゼロツクス株式会社

前のページに戻る